drivers/gpu/drm/msm/msm_drv.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 /*
   3  * Copyright (c) 2016-2018, The Linux Foundation. All rights reserved.
   4  * Copyright (C) 2013 Red Hat
   5  * Author: Rob Clark <[email protected]>
   6  */
   7
   8 #include <linux/dma-mapping.h>
   9 #include <linux/kthread.h>
  10 #include <linux/uaccess.h>
  11 #include <uapi/linux/sched/types.h>
  12
  13 #include <drm/drm_drv.h>
  14 #include <drm/drm_file.h>
  15 #include <drm/drm_ioctl.h>
  16 #include <drm/drm_irq.h>
  17 #include <drm/drm_prime.h>
  18 #include <drm/drm_of.h>
  19 #include <drm/drm_vblank.h>
  20
  21 #include "msm_drv.h"
  22 #include "msm_debugfs.h"
  23 #include "msm_fence.h"
  24 #include "msm_gem.h"
  25 #include "msm_gpu.h"
  26 #include "msm_kms.h"
  27 #include "adreno/adreno_gpu.h"
  28
  29 /*
  30  * MSM driver version:
  31  * - 1.0.0 - initial interface
  32  * - 1.1.0 - adds madvise, and support for submits with > 4 cmd buffers
  33  * - 1.2.0 - adds explicit fence support for submit ioctl
  34  * - 1.3.0 - adds GMEM_BASE + NR_RINGS params, SUBMITQUEUE_NEW +
  35  *           SUBMITQUEUE_CLOSE ioctls, and MSM_INFO_IOVA flag for
  36  *           MSM_GEM_INFO ioctl.
  37  * - 1.4.0 - softpin, MSM_RELOC_BO_DUMP, and GEM_INFO support to set/get
  38  *           GEM object's debug name
  39  * - 1.5.0 - Add SUBMITQUERY_QUERY ioctl
  40  * - 1.6.0 - Syncobj support
  41  */
  42 #define MSM_VERSION_MAJOR       1
  43 #define MSM_VERSION_MINOR       6
  44 #define MSM_VERSION_PATCHLEVEL  0
  45
  46 static const struct drm_mode_config_funcs mode_config_funcs = {
  47         .fb_create = msm_framebuffer_create,
  48         .output_poll_changed = drm_fb_helper_output_poll_changed,
  49         .atomic_check = drm_atomic_helper_check,
  50         .atomic_commit = drm_atomic_helper_commit,
  51 };
  52
  53 static const struct drm_mode_config_helper_funcs mode_config_helper_funcs = {
  54         .atomic_commit_tail = msm_atomic_commit_tail,
  55 };
  56
  57 #ifdef CONFIG_DRM_MSM_REGISTER_LOGGING
  58 static bool reglog = false;
  59 MODULE_PARM_DESC(reglog, "Enable register read/write logging");
  60 module_param(reglog, bool, 0600);
  61 #else
  62 #define reglog 0
  63 #endif
  64
  65 #ifdef CONFIG_DRM_FBDEV_EMULATION
  66 static bool fbdev = true;
  67 MODULE_PARM_DESC(fbdev, "Enable fbdev compat layer");
  68 module_param(fbdev, bool, 0600);
  69 #endif
  70
  71 static char *vram = "16m";
  72 MODULE_PARM_DESC(vram, "Configure VRAM size (for devices without IOMMU/GPUMMU)");
  73 module_param(vram, charp, 0);
  74
  75 bool dumpstate = false;
  76 MODULE_PARM_DESC(dumpstate, "Dump KMS state on errors");
  77 module_param(dumpstate, bool, 0600);
  78
  79 static bool modeset = true;
  80 MODULE_PARM_DESC(modeset, "Use kernel modesetting [KMS] (1=on (default), 0=disable)");
  81 module_param(modeset, bool, 0600);
  82
  83 /*
  84  * Util/helpers:
  85  */
  86
  87 struct clk *msm_clk_bulk_get_clock(struct clk_bulk_data *bulk, int count,
  88                 const char *name)
  89 {
  90         int i;
  91         char n[32];
  92
  93         snprintf(n, sizeof(n), "%s_clk", name);
  94
  95         for (i = 0; bulk && i < count; i++) {
  96                 if (!strcmp(bulk[i].id, name) || !strcmp(bulk[i].id, n))
  97                         return bulk[i].clk;
  98         }
  99
 100
 101         return NULL;
 102 }
 103
 104 struct clk *msm_clk_get(struct platform_device *pdev, const char *name)
 105 {
 106         struct clk *clk;
 107         char name2[32];
 108
 109         clk = devm_clk_get(&pdev->dev, name);
 110         if (!IS_ERR(clk) || PTR_ERR(clk) == -EPROBE_DEFER)
 111                 return clk;
 112
 113         snprintf(name2, sizeof(name2), "%s_clk", name);
 114
 115         clk = devm_clk_get(&pdev->dev, name2);
 116         if (!IS_ERR(clk))
 117                 dev_warn(&pdev->dev, "Using legacy clk name binding.  Use "
 118                                 "\"%s\" instead of \"%s\"\n", name, name2);
 119
 120         return clk;
 121 }
 122
 123 void __iomem *msm_ioremap(struct platform_device *pdev, const char *name,
 124                 const char *dbgname)
 125 {
 126         struct resource *res;
 127         unsigned long size;
 128         void __iomem *ptr;
 129
 130         if (name)
 131                 res = platform_get_resource_byname(pdev, IORESOURCE_MEM, name);
 132         else
 133                 res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
 134
 135         if (!res) {
 136                 DRM_DEV_ERROR(&pdev->dev, "failed to get memory resource: %s\n", name);
 137                 return ERR_PTR(-EINVAL);
 138         }
 139
 140         size = resource_size(res);
 141
 142         ptr = devm_ioremap(&pdev->dev, res->start, size);
 143         if (!ptr) {
 144                 DRM_DEV_ERROR(&pdev->dev, "failed to ioremap: %s\n", name);
 145                 return ERR_PTR(-ENOMEM);
 146         }
 147
 148         if (reglog)
 149                 printk(KERN_DEBUG "IO:region %s %p %08lx\n", dbgname, ptr, size);
 150
 151         return ptr;
 152 }
 153
 154 void msm_writel(u32 data, void __iomem *addr)
 155 {
 156         if (reglog)
 157                 printk(KERN_DEBUG "IO:W %p %08x\n", addr, data);
 158         writel(data, addr);
 159 }
 160
 161 u32 msm_readl(const void __iomem *addr)
 162 {
 163         u32 val = readl(addr);
 164         if (reglog)
 165                 pr_err("IO:R %p %08x\n", addr, val);
 166         return val;
 167 }
 168
 169 struct msm_vblank_work {
 170         struct work_struct work;
 171         int crtc_id;
 172         bool enable;
 173         struct msm_drm_private *priv;
 174 };
 175
 176 static void vblank_ctrl_worker(struct work_struct *work)
 177 {
 178         struct msm_vblank_work *vbl_work = container_of(work,
 179                                                 struct msm_vblank_work, work);
 180         struct msm_drm_private *priv = vbl_work->priv;
 181         struct msm_kms *kms = priv->kms;
 182
 183         if (vbl_work->enable)
 184                 kms->funcs->enable_vblank(kms, priv->crtcs[vbl_work->crtc_id]);
 185         else
 186                 kms->funcs->disable_vblank(kms, priv->crtcs[vbl_work->crtc_id]);
 187
 188         kfree(vbl_work);
 189 }
 190
 191 static int vblank_ctrl_queue_work(struct msm_drm_private *priv,
 192                                         int crtc_id, bool enable)
 193 {
 194         struct msm_vblank_work *vbl_work;
 195
 196         vbl_work = kzalloc(sizeof(*vbl_work), GFP_ATOMIC);
 197         if (!vbl_work)
 198                 return -ENOMEM;
 199
 200         INIT_WORK(&vbl_work->work, vblank_ctrl_worker);
 201
 202         vbl_work->crtc_id = crtc_id;
 203         vbl_work->enable = enable;
 204         vbl_work->priv = priv;
 205
 206         queue_work(priv->wq, &vbl_work->work);
 207
 208         return 0;
 209 }
 210
 211 static int msm_drm_uninit(struct device *dev)
 212 {
 213         struct platform_device *pdev = to_platform_device(dev);
 214         struct drm_device *ddev = platform_get_drvdata(pdev);
 215         struct msm_drm_private *priv = ddev->dev_private;
 216         struct msm_kms *kms = priv->kms;
 217         struct msm_mdss *mdss = priv->mdss;
 218         int i;
 219
 220         /*
 221          * Shutdown the hw if we're far enough along where things might be on.
 222          * If we run this too early, we'll end up panicking in any variety of
 223          * places. Since we don't register the drm device until late in
 224          * msm_drm_init, drm_dev->registered is used as an indicator that the
 225          * shutdown will be successful.
 226          */
 227         if (ddev->registered) {
 228                 drm_dev_unregister(ddev);
 229                 drm_atomic_helper_shutdown(ddev);
 230         }
 231
 232         /* We must cancel and cleanup any pending vblank enable/disable
 233          * work before drm_irq_uninstall() to avoid work re-enabling an
 234          * irq after uninstall has disabled it.
 235          */
 236
 237         flush_workqueue(priv->wq);
 238
 239         /* clean up event worker threads */
 240         for (i = 0; i < priv->num_crtcs; i++) {
 241                 if (priv->event_thread[i].thread) {
 242                         kthread_destroy_worker(&priv->event_thread[i].worker);
 243                         priv->event_thread[i].thread = NULL;
 244                 }
 245         }
 246
 247         msm_gem_shrinker_cleanup(ddev);
 248
 249         drm_kms_helper_poll_fini(ddev);
 250
 251         msm_perf_debugfs_cleanup(priv);
 252         msm_rd_debugfs_cleanup(priv);
 253
 254 #ifdef CONFIG_DRM_FBDEV_EMULATION
 255         if (fbdev && priv->fbdev)
 256                 msm_fbdev_free(ddev);
 257 #endif
 258
 259         drm_mode_config_cleanup(ddev);
 260
 261         pm_runtime_get_sync(dev);
 262         drm_irq_uninstall(ddev);
 263         pm_runtime_put_sync(dev);
 264
 265         if (kms && kms->funcs)
 266                 kms->funcs->destroy(kms);
 267
 268         if (priv->vram.paddr) {
 269                 unsigned long attrs = DMA_ATTR_NO_KERNEL_MAPPING;
 270                 drm_mm_takedown(&priv->vram.mm);
 271                 dma_free_attrs(dev, priv->vram.size, NULL,
 272                                priv->vram.paddr, attrs);
 273         }
 274
 275         component_unbind_all(dev, ddev);
 276
 277         if (mdss && mdss->funcs)
 278                 mdss->funcs->destroy(ddev);
 279
 280         ddev->dev_private = NULL;
 281         drm_dev_put(ddev);
 282
 283         destroy_workqueue(priv->wq);
 284         kfree(priv);
 285
 286         return 0;
 287 }
 288
 289 #define KMS_MDP4 4
 290 #define KMS_MDP5 5
 291 #define KMS_DPU  3
 292
 293 static int get_mdp_ver(struct platform_device *pdev)
 294 {
 295         struct device *dev = &pdev->dev;
 296
 297         return (int) (unsigned long) of_device_get_match_data(dev);
 298 }
 299
 300 #include <linux/of_address.h>
 301
 302 bool msm_use_mmu(struct drm_device *dev)
 303 {
 304         struct msm_drm_private *priv = dev->dev_private;
 305
 306         /* a2xx comes with its own MMU */
 307         return priv->is_a2xx || iommu_present(&platform_bus_type);
 308 }
 309
 310 static int msm_init_vram(struct drm_device *dev)
 311 {
 312         struct msm_drm_private *priv = dev->dev_private;
 313         struct device_node *node;
 314         unsigned long size = 0;
 315         int ret = 0;
 316
 317         /* In the device-tree world, we could have a 'memory-region'
 318          * phandle, which gives us a link to our "vram".  Allocating
 319          * is all nicely abstracted behind the dma api, but we need
 320          * to know the entire size to allocate it all in one go. There
 321          * are two cases:
 322          *  1) device with no IOMMU, in which case we need exclusive
 323          *     access to a VRAM carveout big enough for all gpu
 324          *     buffers
 325          *  2) device with IOMMU, but where the bootloader puts up
 326          *     a splash screen.  In this case, the VRAM carveout
 327          *     need only be large enough for fbdev fb.  But we need
 328          *     exclusive access to the buffer to avoid the kernel
 329          *     using those pages for other purposes (which appears
 330          *     as corruption on screen before we have a chance to
 331          *     load and do initial modeset)
 332          */
 333
 334         node = of_parse_phandle(dev->dev->of_node, "memory-region", 0);
 335         if (node) {
 336                 struct resource r;
 337                 ret = of_address_to_resource(node, 0, &r);
 338                 of_node_put(node);
 339                 if (ret)
 340                         return ret;
 341                 size = r.end - r.start;
 342                 DRM_INFO("using VRAM carveout: %lx@%pa\n", size, &r.start);
 343
 344                 /* if we have no IOMMU, then we need to use carveout allocator.
 345                  * Grab the entire CMA chunk carved out in early startup in
 346                  * mach-msm:
 347                  */
 348         } else if (!msm_use_mmu(dev)) {
 349                 DRM_INFO("using %s VRAM carveout\n", vram);
 350                 size = memparse(vram, NULL);
 351         }
 352
 353         if (size) {
 354                 unsigned long attrs = 0;
 355                 void *p;
 356
 357                 priv->vram.size = size;
 358
 359                 drm_mm_init(&priv->vram.mm, 0, (size >> PAGE_SHIFT) - 1);
 360                 spin_lock_init(&priv->vram.lock);
 361
 362                 attrs |= DMA_ATTR_NO_KERNEL_MAPPING;
 363                 attrs |= DMA_ATTR_WRITE_COMBINE;
 364
 365                 /* note that for no-kernel-mapping, the vaddr returned
 366                  * is bogus, but non-null if allocation succeeded:
 367                  */
 368                 p = dma_alloc_attrs(dev->dev, size,
 369                                 &priv->vram.paddr, GFP_KERNEL, attrs);
 370                 if (!p) {
 371                         DRM_DEV_ERROR(dev->dev, "failed to allocate VRAM\n");
 372                         priv->vram.paddr = 0;
 373                         return -ENOMEM;
 374                 }
 375
 376                 DRM_DEV_INFO(dev->dev, "VRAM: %08x->%08x\n",
 377                                 (uint32_t)priv->vram.paddr,
 378                                 (uint32_t)(priv->vram.paddr + size));
 379         }
 380
 381         return ret;
 382 }
 383
 384 static int msm_drm_init(struct device *dev, struct drm_driver *drv)
 385 {
 386         struct platform_device *pdev = to_platform_device(dev);
 387         struct drm_device *ddev;
 388         struct msm_drm_private *priv;
 389         struct msm_kms *kms;
 390         struct msm_mdss *mdss;
 391         int ret, i;
 392         struct sched_param param;
 393
 394         ddev = drm_dev_alloc(drv, dev);
 395         if (IS_ERR(ddev)) {
 396                 DRM_DEV_ERROR(dev, "failed to allocate drm_device\n");
 397                 return PTR_ERR(ddev);
 398         }
 399
 400         platform_set_drvdata(pdev, ddev);
 401
 402         priv = kzalloc(sizeof(*priv), GFP_KERNEL);
 403         if (!priv) {
 404                 ret = -ENOMEM;
 405                 goto err_put_drm_dev;
 406         }
 407
 408         ddev->dev_private = priv;
 409         priv->dev = ddev;
 410
 411         switch (get_mdp_ver(pdev)) {
 412         case KMS_MDP5:
 413                 ret = mdp5_mdss_init(ddev);
 414                 break;
 415         case KMS_DPU:
 416                 ret = dpu_mdss_init(ddev);
 417                 break;
 418         default:
 419                 ret = 0;
 420                 break;
 421         }
 422         if (ret)
 423                 goto err_free_priv;
 424
 425         mdss = priv->mdss;
 426
 427         priv->wq = alloc_ordered_workqueue("msm", 0);
 428
 429         INIT_WORK(&priv->free_work, msm_gem_free_work);
 430         init_llist_head(&priv->free_list);
 431
 432         INIT_LIST_HEAD(&priv->inactive_list);
 433
 434         drm_mode_config_init(ddev);
 435
 436         /* Bind all our sub-components: */
 437         ret = component_bind_all(dev, ddev);
 438         if (ret)
 439                 goto err_destroy_mdss;
 440
 441         ret = msm_init_vram(ddev);
 442         if (ret)
 443                 goto err_msm_uninit;
 444
 445         if (!dev->dma_parms) {
 446                 dev->dma_parms = devm_kzalloc(dev, sizeof(*dev->dma_parms),
 447                                               GFP_KERNEL);
 448                 if (!dev->dma_parms) {
 449                         ret = -ENOMEM;
 450                         goto err_msm_uninit;
 451                 }
 452         }
 453         dma_set_max_seg_size(dev, DMA_BIT_MASK(32));
 454
 455         msm_gem_shrinker_init(ddev);
 456
 457         switch (get_mdp_ver(pdev)) {
 458         case KMS_MDP4:
 459                 kms = mdp4_kms_init(ddev);
 460                 priv->kms = kms;
 461                 break;
 462         case KMS_MDP5:
 463                 kms = mdp5_kms_init(ddev);
 464                 break;
 465         case KMS_DPU:
 466                 kms = dpu_kms_init(ddev);
 467                 priv->kms = kms;
 468                 break;
 469         default:
 470                 /* valid only for the dummy headless case, where of_node=NULL */
 471                 WARN_ON(dev->of_node);
 472                 kms = NULL;
 473                 break;
 474         }
 475
 476         if (IS_ERR(kms)) {
 477                 DRM_DEV_ERROR(dev, "failed to load kms\n");
 478                 ret = PTR_ERR(kms);
 479                 priv->kms = NULL;
 480                 goto err_msm_uninit;
 481         }
 482
 483         /* Enable normalization of plane zpos */
 484         ddev->mode_config.normalize_zpos = true;
 485
 486         if (kms) {
 487                 kms->dev = ddev;
 488                 ret = kms->funcs->hw_init(kms);
 489                 if (ret) {
 490                         DRM_DEV_ERROR(dev, "kms hw init failed: %d\n", ret);
 491                         goto err_msm_uninit;
 492                 }
 493         }
 494
 495         ddev->mode_config.funcs = &mode_config_funcs;
 496         ddev->mode_config.helper_private = &mode_config_helper_funcs;
 497
 498         /**
 499          * this priority was found during empiric testing to have appropriate
 500          * realtime scheduling to process display updates and interact with
 501          * other real time and normal priority task
 502          */
 503         param.sched_priority = 16;
 504         for (i = 0; i < priv->num_crtcs; i++) {
 505                 /* initialize event thread */
 506                 priv->event_thread[i].crtc_id = priv->crtcs[i]->base.id;
 507                 kthread_init_worker(&priv->event_thread[i].worker);
 508                 priv->event_thread[i].dev = ddev;
 509                 priv->event_thread[i].thread =
 510                         kthread_run(kthread_worker_fn,
 511                                 &priv->event_thread[i].worker,
 512                                 "crtc_event:%d", priv->event_thread[i].crtc_id);
 513                 if (IS_ERR(priv->event_thread[i].thread)) {
 514                         DRM_DEV_ERROR(dev, "failed to create crtc_event kthread\n");
 515                         priv->event_thread[i].thread = NULL;
 516                         goto err_msm_uninit;
 517                 }
 518
 519                 ret = sched_setscheduler(priv->event_thread[i].thread,
 520                                          SCHED_FIFO, &param);
 521                 if (ret)
 522                         dev_warn(dev, "event_thread set priority failed:%d\n",
 523                                  ret);
 524         }
 525
 526         ret = drm_vblank_init(ddev, priv->num_crtcs);
 527         if (ret < 0) {
 528                 DRM_DEV_ERROR(dev, "failed to initialize vblank\n");
 529                 goto err_msm_uninit;
 530         }
 531
 532         if (kms) {
 533                 pm_runtime_get_sync(dev);
 534                 ret = drm_irq_install(ddev, kms->irq);
 535                 pm_runtime_put_sync(dev);
 536                 if (ret < 0) {
 537                         DRM_DEV_ERROR(dev, "failed to install IRQ handler\n");
 538                         goto err_msm_uninit;
 539                 }
 540         }
 541
 542         ret = drm_dev_register(ddev, 0);
 543         if (ret)
 544                 goto err_msm_uninit;
 545
 546         drm_mode_config_reset(ddev);
 547
 548 #ifdef CONFIG_DRM_FBDEV_EMULATION
 549         if (kms && fbdev)
 550                 priv->fbdev = msm_fbdev_init(ddev);
 551 #endif
 552
 553         ret = msm_debugfs_late_init(ddev);
 554         if (ret)
 555                 goto err_msm_uninit;
 556
 557         drm_kms_helper_poll_init(ddev);
 558
 559         return 0;
 560
 561 err_msm_uninit:
 562         msm_drm_uninit(dev);
 563         return ret;
 564 err_destroy_mdss:
 565         if (mdss && mdss->funcs)
 566                 mdss->funcs->destroy(ddev);
 567 err_free_priv:
 568         kfree(priv);
 569 err_put_drm_dev:
 570         drm_dev_put(ddev);
 571         return ret;
 572 }
 573
 574 /*
 575  * DRM operations:
 576  */
 577
 578 static void load_gpu(struct drm_device *dev)
 579 {
 580         static DEFINE_MUTEX(init_lock);
 581         struct msm_drm_private *priv = dev->dev_private;
 582
 583         mutex_lock(&init_lock);
 584
 585         if (!priv->gpu)
 586                 priv->gpu = adreno_load_gpu(dev);
 587
 588         mutex_unlock(&init_lock);
 589 }
 590
 591 static int context_init(struct drm_device *dev, struct drm_file *file)
 592 {
 593         struct msm_drm_private *priv = dev->dev_private;
 594         struct msm_file_private *ctx;
 595
 596         ctx = kzalloc(sizeof(*ctx), GFP_KERNEL);
 597         if (!ctx)
 598                 return -ENOMEM;
 599
 600         msm_submitqueue_init(dev, ctx);
 601
 602         ctx->aspace = priv->gpu ? priv->gpu->aspace : NULL;
 603         file->driver_priv = ctx;
 604
 605         return 0;
 606 }
 607
 608 static int msm_open(struct drm_device *dev, struct drm_file *file)
 609 {
 610         /* For now, load gpu on open.. to avoid the requirement of having
 611          * firmware in the initrd.
 612          */
 613         load_gpu(dev);
 614
 615         return context_init(dev, file);
 616 }
 617
 618 static void context_close(struct msm_file_private *ctx)
 619 {
 620         msm_submitqueue_close(ctx);
 621         kfree(ctx);
 622 }
 623
 624 static void msm_postclose(struct drm_device *dev, struct drm_file *file)
 625 {
 626         struct msm_drm_private *priv = dev->dev_private;
 627         struct msm_file_private *ctx = file->driver_priv;
 628
 629         mutex_lock(&dev->struct_mutex);
 630         if (ctx == priv->lastctx)
 631                 priv->lastctx = NULL;
 632         mutex_unlock(&dev->struct_mutex);
 633
 634         context_close(ctx);
 635 }
 636
 637 static irqreturn_t msm_irq(int irq, void *arg)
 638 {
 639         struct drm_device *dev = arg;
 640         struct msm_drm_private *priv = dev->dev_private;
 641         struct msm_kms *kms = priv->kms;
 642         BUG_ON(!kms);
 643         return kms->funcs->irq(kms);
 644 }
 645
 646 static void msm_irq_preinstall(struct drm_device *dev)
 647 {
 648         struct msm_drm_private *priv = dev->dev_private;
 649         struct msm_kms *kms = priv->kms;
 650         BUG_ON(!kms);
 651         kms->funcs->irq_preinstall(kms);
 652 }
 653
 654 static int msm_irq_postinstall(struct drm_device *dev)
 655 {
 656         struct msm_drm_private *priv = dev->dev_private;
 657         struct msm_kms *kms = priv->kms;
 658         BUG_ON(!kms);
 659
 660         if (kms->funcs->irq_postinstall)
 661                 return kms->funcs->irq_postinstall(kms);
 662
 663         return 0;
 664 }
 665
 666 static void msm_irq_uninstall(struct drm_device *dev)
 667 {
 668         struct msm_drm_private *priv = dev->dev_private;
 669         struct msm_kms *kms = priv->kms;
 670         BUG_ON(!kms);
 671         kms->funcs->irq_uninstall(kms);
 672 }
 673
 674 int msm_crtc_enable_vblank(struct drm_crtc *crtc)
 675 {
 676         struct drm_device *dev = crtc->dev;
 677         unsigned int pipe = crtc->index;
 678         struct msm_drm_private *priv = dev->dev_private;
 679         struct msm_kms *kms = priv->kms;
 680         if (!kms)
 681                 return -ENXIO;
 682         DBG("dev=%p, crtc=%u", dev, pipe);
 683         return vblank_ctrl_queue_work(priv, pipe, true);
 684 }
 685
 686 void msm_crtc_disable_vblank(struct drm_crtc *crtc)
 687 {
 688         struct drm_device *dev = crtc->dev;
 689         unsigned int pipe = crtc->index;
 690         struct msm_drm_private *priv = dev->dev_private;
 691         struct msm_kms *kms = priv->kms;
 692         if (!kms)
 693                 return;
 694         DBG("dev=%p, crtc=%u", dev, pipe);
 695         vblank_ctrl_queue_work(priv, pipe, false);
 696 }
 697
 698 /*
 699  * DRM ioctls:
 700  */
 701
 702 static int msm_ioctl_get_param(struct drm_device *dev, void *data,
 703                 struct drm_file *file)
 704 {
 705         struct msm_drm_private *priv = dev->dev_private;
 706         struct drm_msm_param *args = data;
 707         struct msm_gpu *gpu;
 708
 709         /* for now, we just have 3d pipe.. eventually this would need to
 710          * be more clever to dispatch to appropriate gpu module:
 711          */
 712         if (args->pipe != MSM_PIPE_3D0)
 713                 return -EINVAL;
 714
 715         gpu = priv->gpu;
 716
 717         if (!gpu)
 718                 return -ENXIO;
 719
 720         return gpu->funcs->get_param(gpu, args->param, &args->value);
 721 }
 722
 723 static int msm_ioctl_gem_new(struct drm_device *dev, void *data,
 724                 struct drm_file *file)
 725 {
 726         struct drm_msm_gem_new *args = data;
 727
 728         if (args->flags & ~MSM_BO_FLAGS) {
 729                 DRM_ERROR("invalid flags: %08x\n", args->flags);
 730                 return -EINVAL;
 731         }
 732
 733         return msm_gem_new_handle(dev, file, args->size,
 734                         args->flags, &args->handle, NULL);
 735 }
 736
 737 static inline ktime_t to_ktime(struct drm_msm_timespec timeout)
 738 {
 739         return ktime_set(timeout.tv_sec, timeout.tv_nsec);
 740 }
 741
 742 static int msm_ioctl_gem_cpu_prep(struct drm_device *dev, void *data,
 743                 struct drm_file *file)
 744 {
 745         struct drm_msm_gem_cpu_prep *args = data;
 746         struct drm_gem_object *obj;
 747         ktime_t timeout = to_ktime(args->timeout);
 748         int ret;
 749
 750         if (args->op & ~MSM_PREP_FLAGS) {
 751                 DRM_ERROR("invalid op: %08x\n", args->op);
 752                 return -EINVAL;
 753         }
 754
 755         obj = drm_gem_object_lookup(file, args->handle);
 756         if (!obj)
 757                 return -ENOENT;
 758
 759         ret = msm_gem_cpu_prep(obj, args->op, &timeout);
 760
 761         drm_gem_object_put_unlocked(obj);
 762
 763         return ret;
 764 }
 765
 766 static int msm_ioctl_gem_cpu_fini(struct drm_device *dev, void *data,
 767                 struct drm_file *file)
 768 {
 769         struct drm_msm_gem_cpu_fini *args = data;
 770         struct drm_gem_object *obj;
 771         int ret;
 772
 773         obj = drm_gem_object_lookup(file, args->handle);
 774         if (!obj)
 775                 return -ENOENT;
 776
 777         ret = msm_gem_cpu_fini(obj);
 778
 779         drm_gem_object_put_unlocked(obj);
 780
 781         return ret;
 782 }
 783
 784 static int msm_ioctl_gem_info_iova(struct drm_device *dev,
 785                 struct drm_gem_object *obj, uint64_t *iova)
 786 {
 787         struct msm_drm_private *priv = dev->dev_private;
 788
 789         if (!priv->gpu)
 790                 return -EINVAL;
 791
 792         /*
 793          * Don't pin the memory here - just get an address so that userspace can
 794          * be productive
 795          */
 796         return msm_gem_get_iova(obj, priv->gpu->aspace, iova);
 797 }
 798
 799 static int msm_ioctl_gem_info(struct drm_device *dev, void *data,
 800                 struct drm_file *file)
 801 {
 802         struct drm_msm_gem_info *args = data;
 803         struct drm_gem_object *obj;
 804         struct msm_gem_object *msm_obj;
 805         int i, ret = 0;
 806
 807         if (args->pad)
 808                 return -EINVAL;
 809
 810         switch (args->info) {
 811         case MSM_INFO_GET_OFFSET:
 812         case MSM_INFO_GET_IOVA:
 813                 /* value returned as immediate, not pointer, so len==0: */
 814                 if (args->len)
 815                         return -EINVAL;
 816                 break;
 817         case MSM_INFO_SET_NAME:
 818         case MSM_INFO_GET_NAME:
 819                 break;
 820         default:
 821                 return -EINVAL;
 822         }
 823
 824         obj = drm_gem_object_lookup(file, args->handle);
 825         if (!obj)
 826                 return -ENOENT;
 827
 828         msm_obj = to_msm_bo(obj);
 829
 830         switch (args->info) {
 831         case MSM_INFO_GET_OFFSET:
 832                 args->value = msm_gem_mmap_offset(obj);
 833                 break;
 834         case MSM_INFO_GET_IOVA:
 835                 ret = msm_ioctl_gem_info_iova(dev, obj, &args->value);
 836                 break;
 837         case MSM_INFO_SET_NAME:
 838                 /* length check should leave room for terminating null: */
 839                 if (args->len >= sizeof(msm_obj->name)) {
 840                         ret = -EINVAL;
 841                         break;
 842                 }
 843                 if (copy_from_user(msm_obj->name, u64_to_user_ptr(args->value),
 844                                    args->len)) {
 845                         msm_obj->name[0] = '\0';
 846                         ret = -EFAULT;
 847                         break;
 848                 }
 849                 msm_obj->name[args->len] = '\0';
 850                 for (i = 0; i < args->len; i++) {
 851                         if (!isprint(msm_obj->name[i])) {
 852                                 msm_obj->name[i] = '\0';
 853                                 break;
 854                         }
 855                 }
 856                 break;
 857         case MSM_INFO_GET_NAME:
 858                 if (args->value && (args->len < strlen(msm_obj->name))) {
 859                         ret = -EINVAL;
 860                         break;
 861                 }
 862                 args->len = strlen(msm_obj->name);
 863                 if (args->value) {
 864                         if (copy_to_user(u64_to_user_ptr(args->value),
 865                                          msm_obj->name, args->len))
 866                                 ret = -EFAULT;
 867                 }
 868                 break;
 869         }
 870
 871         drm_gem_object_put_unlocked(obj);
 872
 873         return ret;
 874 }
 875
 876 static int msm_ioctl_wait_fence(struct drm_device *dev, void *data,
 877                 struct drm_file *file)
 878 {
 879         struct msm_drm_private *priv = dev->dev_private;
 880         struct drm_msm_wait_fence *args = data;
 881         ktime_t timeout = to_ktime(args->timeout);
 882         struct msm_gpu_submitqueue *queue;
 883         struct msm_gpu *gpu = priv->gpu;
 884         int ret;
 885
 886         if (args->pad) {
 887                 DRM_ERROR("invalid pad: %08x\n", args->pad);
 888                 return -EINVAL;
 889         }
 890
 891         if (!gpu)
 892                 return 0;
 893
 894         queue = msm_submitqueue_get(file->driver_priv, args->queueid);
 895         if (!queue)
 896                 return -ENOENT;
 897
 898         ret = msm_wait_fence(gpu->rb[queue->prio]->fctx, args->fence, &timeout,
 899                 true);
 900
 901         msm_submitqueue_put(queue);
 902         return ret;
 903 }
 904
 905 static int msm_ioctl_gem_madvise(struct drm_device *dev, void *data,
 906                 struct drm_file *file)
 907 {
 908         struct drm_msm_gem_madvise *args = data;
 909         struct drm_gem_object *obj;
 910         int ret;
 911
 912         switch (args->madv) {
 913         case MSM_MADV_DONTNEED:
 914         case MSM_MADV_WILLNEED:
 915                 break;
 916         default:
 917                 return -EINVAL;
 918         }
 919
 920         ret = mutex_lock_interruptible(&dev->struct_mutex);
 921         if (ret)
 922                 return ret;
 923
 924         obj = drm_gem_object_lookup(file, args->handle);
 925         if (!obj) {
 926                 ret = -ENOENT;
 927                 goto unlock;
 928         }
 929
 930         ret = msm_gem_madvise(obj, args->madv);
 931         if (ret >= 0) {
 932                 args->retained = ret;
 933                 ret = 0;
 934         }
 935
 936         drm_gem_object_put(obj);
 937
 938 unlock:
 939         mutex_unlock(&dev->struct_mutex);
 940         return ret;
 941 }
 942
 943
 944 static int msm_ioctl_submitqueue_new(struct drm_device *dev, void *data,
 945                 struct drm_file *file)
 946 {
 947         struct drm_msm_submitqueue *args = data;
 948
 949         if (args->flags & ~MSM_SUBMITQUEUE_FLAGS)
 950                 return -EINVAL;
 951
 952         return msm_submitqueue_create(dev, file->driver_priv, args->prio,
 953                 args->flags, &args->id);
 954 }
 955
 956 static int msm_ioctl_submitqueue_query(struct drm_device *dev, void *data,
 957                 struct drm_file *file)
 958 {
 959         return msm_submitqueue_query(dev, file->driver_priv, data);
 960 }
 961
 962 static int msm_ioctl_submitqueue_close(struct drm_device *dev, void *data,
 963                 struct drm_file *file)
 964 {
 965         u32 id = *(u32 *) data;
 966
 967         return msm_submitqueue_remove(file->driver_priv, id);
 968 }
 969
 970 static const struct drm_ioctl_desc msm_ioctls[] = {
 971         DRM_IOCTL_DEF_DRV(MSM_GET_PARAM,    msm_ioctl_get_param,    DRM_RENDER_ALLOW),
 972         DRM_IOCTL_DEF_DRV(MSM_GEM_NEW,      msm_ioctl_gem_new,      DRM_RENDER_ALLOW),
 973         DRM_IOCTL_DEF_DRV(MSM_GEM_INFO,     msm_ioctl_gem_info,     DRM_RENDER_ALLOW),
 974         DRM_IOCTL_DEF_DRV(MSM_GEM_CPU_PREP, msm_ioctl_gem_cpu_prep, DRM_RENDER_ALLOW),
 975         DRM_IOCTL_DEF_DRV(MSM_GEM_CPU_FINI, msm_ioctl_gem_cpu_fini, DRM_RENDER_ALLOW),
 976         DRM_IOCTL_DEF_DRV(MSM_GEM_SUBMIT,   msm_ioctl_gem_submit,   DRM_RENDER_ALLOW),
 977         DRM_IOCTL_DEF_DRV(MSM_WAIT_FENCE,   msm_ioctl_wait_fence,   DRM_RENDER_ALLOW),
 978         DRM_IOCTL_DEF_DRV(MSM_GEM_MADVISE,  msm_ioctl_gem_madvise,  DRM_RENDER_ALLOW),
 979         DRM_IOCTL_DEF_DRV(MSM_SUBMITQUEUE_NEW,   msm_ioctl_submitqueue_new,   DRM_RENDER_ALLOW),
 980         DRM_IOCTL_DEF_DRV(MSM_SUBMITQUEUE_CLOSE, msm_ioctl_submitqueue_close, DRM_RENDER_ALLOW),
 981         DRM_IOCTL_DEF_DRV(MSM_SUBMITQUEUE_QUERY, msm_ioctl_submitqueue_query, DRM_RENDER_ALLOW),
 982 };
 983
 984 static const struct vm_operations_struct vm_ops = {
 985         .fault = msm_gem_fault,
 986         .open = drm_gem_vm_open,
 987         .close = drm_gem_vm_close,
 988 };
 989
 990 static const struct file_operations fops = {
 991         .owner              = THIS_MODULE,
 992         .open               = drm_open,
 993         .release            = drm_release,
 994         .unlocked_ioctl     = drm_ioctl,
 995         .compat_ioctl       = drm_compat_ioctl,
 996         .poll               = drm_poll,
 997         .read               = drm_read,
 998         .llseek             = no_llseek,
 999         .mmap               = msm_gem_mmap,
1000 };
1001
1002 static struct drm_driver msm_driver = {
1003         .driver_features    = DRIVER_GEM |
1004                                 DRIVER_RENDER |
1005                                 DRIVER_ATOMIC |
1006                                 DRIVER_MODESET |
1007                                 DRIVER_SYNCOBJ,
1008         .open               = msm_open,
1009         .postclose           = msm_postclose,
1010         .lastclose          = drm_fb_helper_lastclose,
1011         .irq_handler        = msm_irq,
1012         .irq_preinstall     = msm_irq_preinstall,
1013         .irq_postinstall    = msm_irq_postinstall,
1014         .irq_uninstall      = msm_irq_uninstall,
1015         .gem_free_object_unlocked = msm_gem_free_object,
1016         .gem_vm_ops         = &vm_ops,
1017         .dumb_create        = msm_gem_dumb_create,
1018         .dumb_map_offset    = msm_gem_dumb_map_offset,
1019         .prime_handle_to_fd = drm_gem_prime_handle_to_fd,
1020         .prime_fd_to_handle = drm_gem_prime_fd_to_handle,
1021         .gem_prime_pin      = msm_gem_prime_pin,
1022         .gem_prime_unpin    = msm_gem_prime_unpin,
1023         .gem_prime_get_sg_table = msm_gem_prime_get_sg_table,
1024         .gem_prime_import_sg_table = msm_gem_prime_import_sg_table,
1025         .gem_prime_vmap     = msm_gem_prime_vmap,
1026         .gem_prime_vunmap   = msm_gem_prime_vunmap,
1027         .gem_prime_mmap     = msm_gem_prime_mmap,
1028 #ifdef CONFIG_DEBUG_FS
1029         .debugfs_init       = msm_debugfs_init,
1030 #endif
1031         .ioctls             = msm_ioctls,
1032         .num_ioctls         = ARRAY_SIZE(msm_ioctls),
1033         .fops               = &fops,
1034         .name               = "msm",
1035         .desc               = "MSM Snapdragon DRM",
1036         .date               = "20130625",
1037         .major              = MSM_VERSION_MAJOR,
1038         .minor              = MSM_VERSION_MINOR,
1039         .patchlevel         = MSM_VERSION_PATCHLEVEL,
1040 };
1041
1042 #ifdef CONFIG_PM_SLEEP
1043 static int msm_pm_suspend(struct device *dev)
1044 {
1045         struct drm_device *ddev = dev_get_drvdata(dev);
1046         struct msm_drm_private *priv = ddev->dev_private;
1047
1048         if (WARN_ON(priv->pm_state))
1049                 drm_atomic_state_put(priv->pm_state);
1050
1051         priv->pm_state = drm_atomic_helper_suspend(ddev);
1052         if (IS_ERR(priv->pm_state)) {
1053                 int ret = PTR_ERR(priv->pm_state);
1054                 DRM_ERROR("Failed to suspend dpu, %d\n", ret);
1055                 return ret;
1056         }
1057
1058         return 0;
1059 }
1060
1061 static int msm_pm_resume(struct device *dev)
1062 {
1063         struct drm_device *ddev = dev_get_drvdata(dev);
1064         struct msm_drm_private *priv = ddev->dev_private;
1065         int ret;
1066
1067         if (WARN_ON(!priv->pm_state))
1068                 return -ENOENT;
1069
1070         ret = drm_atomic_helper_resume(ddev, priv->pm_state);
1071         if (!ret)
1072                 priv->pm_state = NULL;
1073
1074         return ret;
1075 }
1076 #endif
1077
1078 #ifdef CONFIG_PM
1079 static int msm_runtime_suspend(struct device *dev)
1080 {
1081         struct drm_device *ddev = dev_get_drvdata(dev);
1082         struct msm_drm_private *priv = ddev->dev_private;
1083         struct msm_mdss *mdss = priv->mdss;
1084
1085         DBG("");
1086
1087         if (mdss && mdss->funcs)
1088                 return mdss->funcs->disable(mdss);
1089
1090         return 0;
1091 }
1092
1093 static int msm_runtime_resume(struct device *dev)
1094 {
1095         struct drm_device *ddev = dev_get_drvdata(dev);
1096         struct msm_drm_private *priv = ddev->dev_private;
1097         struct msm_mdss *mdss = priv->mdss;
1098
1099         DBG("");
1100
1101         if (mdss && mdss->funcs)
1102                 return mdss->funcs->enable(mdss);
1103
1104         return 0;
1105 }
1106 #endif
1107
1108 static const struct dev_pm_ops msm_pm_ops = {
1109         SET_SYSTEM_SLEEP_PM_OPS(msm_pm_suspend, msm_pm_resume)
1110         SET_RUNTIME_PM_OPS(msm_runtime_suspend, msm_runtime_resume, NULL)
1111 };
1112
1113 /*
1114  * Componentized driver support:
1115  */
1116
1117 /*
1118  * NOTE: duplication of the same code as exynos or imx (or probably any other).
1119  * so probably some room for some helpers
1120  */
1121 static int compare_of(struct device *dev, void *data)
1122 {
1123         return dev->of_node == data;
1124 }
1125
1126 /*
1127  * Identify what components need to be added by parsing what remote-endpoints
1128  * our MDP output ports are connected to. In the case of LVDS on MDP4, there
1129  * is no external component that we need to add since LVDS is within MDP4
1130  * itself.
1131  */
1132 static int add_components_mdp(struct device *mdp_dev,
1133                               struct component_match **matchptr)
1134 {
1135         struct device_node *np = mdp_dev->of_node;
1136         struct device_node *ep_node;
1137         struct device *master_dev;
1138
1139         /*
1140          * on MDP4 based platforms, the MDP platform device is the component
1141          * master that adds other display interface components to itself.
1142          *
1143          * on MDP5 based platforms, the MDSS platform device is the component
1144          * master that adds MDP5 and other display interface components to
1145          * itself.
1146          */
1147         if (of_device_is_compatible(np, "qcom,mdp4"))
1148                 master_dev = mdp_dev;
1149         else
1150                 master_dev = mdp_dev->parent;
1151
1152         for_each_endpoint_of_node(np, ep_node) {
1153                 struct device_node *intf;
1154                 struct of_endpoint ep;
1155                 int ret;
1156
1157                 ret = of_graph_parse_endpoint(ep_node, &ep);
1158                 if (ret) {
1159                         DRM_DEV_ERROR(mdp_dev, "unable to parse port endpoint\n");
1160                         of_node_put(ep_node);
1161                         return ret;
1162                 }
1163
1164                 /*
1165                  * The LCDC/LVDS port on MDP4 is a speacial case where the
1166                  * remote-endpoint isn't a component that we need to add
1167                  */
1168                 if (of_device_is_compatible(np, "qcom,mdp4") &&
1169                     ep.port == 0)
1170                         continue;
1171
1172                 /*
1173                  * It's okay if some of the ports don't have a remote endpoint
1174                  * specified. It just means that the port isn't connected to
1175                  * any external interface.
1176                  */
1177                 intf = of_graph_get_remote_port_parent(ep_node);
1178                 if (!intf)
1179                         continue;
1180
1181                 if (of_device_is_available(intf))
1182                         drm_of_component_match_add(master_dev, matchptr,
1183                                                    compare_of, intf);
1184
1185                 of_node_put(intf);
1186         }
1187
1188         return 0;
1189 }
1190
1191 static int compare_name_mdp(struct device *dev, void *data)
1192 {
1193         return (strstr(dev_name(dev), "mdp") != NULL);
1194 }
1195
1196 static int add_display_components(struct device *dev,
1197                                   struct component_match **matchptr)
1198 {
1199         struct device *mdp_dev;
1200         int ret;
1201
1202         /*
1203          * MDP5/DPU based devices don't have a flat hierarchy. There is a top
1204          * level parent: MDSS, and children: MDP5/DPU, DSI, HDMI, eDP etc.
1205          * Populate the children devices, find the MDP5/DPU node, and then add
1206          * the interfaces to our components list.
1207          */
1208         if (of_device_is_compatible(dev->of_node, "qcom,mdss") ||
1209             of_device_is_compatible(dev->of_node, "qcom,sdm845-mdss") ||
1210             of_device_is_compatible(dev->of_node, "qcom,sc7180-mdss")) {
1211                 ret = of_platform_populate(dev->of_node, NULL, NULL, dev);
1212                 if (ret) {
1213                         DRM_DEV_ERROR(dev, "failed to populate children devices\n");
1214                         return ret;
1215                 }
1216
1217                 mdp_dev = device_find_child(dev, NULL, compare_name_mdp);
1218                 if (!mdp_dev) {
1219                         DRM_DEV_ERROR(dev, "failed to find MDSS MDP node\n");
1220                         of_platform_depopulate(dev);
1221                         return -ENODEV;
1222                 }
1223
1224                 put_device(mdp_dev);
1225
1226                 /* add the MDP component itself */
1227                 drm_of_component_match_add(dev, matchptr, compare_of,
1228                                            mdp_dev->of_node);
1229         } else {
1230                 /* MDP4 */
1231                 mdp_dev = dev;
1232         }
1233
1234         ret = add_components_mdp(mdp_dev, matchptr);
1235         if (ret)
1236                 of_platform_depopulate(dev);
1237
1238         return ret;
1239 }
1240
1241 /*
1242  * We don't know what's the best binding to link the gpu with the drm device.
1243  * Fow now, we just hunt for all the possible gpus that we support, and add them
1244  * as components.
1245  */
1246 static const struct of_device_id msm_gpu_match[] = {
1247         { .compatible = "qcom,adreno" },
1248         { .compatible = "qcom,adreno-3xx" },
1249         { .compatible = "amd,imageon" },
1250         { .compatible = "qcom,kgsl-3d0" },
1251         { },
1252 };
1253
1254 static int add_gpu_components(struct device *dev,
1255                               struct component_match **matchptr)
1256 {
1257         struct device_node *np;
1258
1259         np = of_find_matching_node(NULL, msm_gpu_match);
1260         if (!np)
1261                 return 0;
1262
1263         if (of_device_is_available(np))
1264                 drm_of_component_match_add(dev, matchptr, compare_of, np);
1265
1266         of_node_put(np);
1267
1268         return 0;
1269 }
1270
1271 static int msm_drm_bind(struct device *dev)
1272 {
1273         return msm_drm_init(dev, &msm_driver);
1274 }
1275
1276 static void msm_drm_unbind(struct device *dev)
1277 {
1278         msm_drm_uninit(dev);
1279 }
1280
1281 static const struct component_master_ops msm_drm_ops = {
1282         .bind = msm_drm_bind,
1283         .unbind = msm_drm_unbind,
1284 };
1285
1286 /*
1287  * Platform driver:
1288  */
1289
1290 static int msm_pdev_probe(struct platform_device *pdev)
1291 {
1292         struct component_match *match = NULL;
1293         int ret;
1294
1295         if (get_mdp_ver(pdev)) {
1296                 ret = add_display_components(&pdev->dev, &match);
1297                 if (ret)
1298                         return ret;
1299         }
1300
1301         ret = add_gpu_components(&pdev->dev, &match);
1302         if (ret)
1303                 goto fail;
1304
1305         /* on all devices that I am aware of, iommu's which can map
1306          * any address the cpu can see are used:
1307          */
1308         ret = dma_set_mask_and_coherent(&pdev->dev, ~0);
1309         if (ret)
1310                 goto fail;
1311
1312         ret = component_master_add_with_match(&pdev->dev, &msm_drm_ops, match);
1313         if (ret)
1314                 goto fail;
1315
1316         return 0;
1317
1318 fail:
1319         of_platform_depopulate(&pdev->dev);
1320         return ret;
1321 }
1322
1323 static int msm_pdev_remove(struct platform_device *pdev)
1324 {
1325         component_master_del(&pdev->dev, &msm_drm_ops);
1326         of_platform_depopulate(&pdev->dev);
1327
1328         return 0;
1329 }
1330
1331 static const struct of_device_id dt_match[] = {
1332         { .compatible = "qcom,mdp4", .data = (void *)KMS_MDP4 },
1333         { .compatible = "qcom,mdss", .data = (void *)KMS_MDP5 },
1334         { .compatible = "qcom,sdm845-mdss", .data = (void *)KMS_DPU },
1335         { .compatible = "qcom,sc7180-mdss", .data = (void *)KMS_DPU },
1336         {}
1337 };
1338 MODULE_DEVICE_TABLE(of, dt_match);
1339
1340 static struct platform_driver msm_platform_driver = {
1341         .probe      = msm_pdev_probe,
1342         .remove     = msm_pdev_remove,
1343         .driver     = {
1344                 .name   = "msm",
1345                 .of_match_table = dt_match,
1346                 .pm     = &msm_pm_ops,
1347         },
1348 };
1349
1350 static int __init msm_drm_register(void)
1351 {
1352         if (!modeset)
1353                 return -EINVAL;
1354
1355         DBG("init");
1356         msm_mdp_register();
1357         msm_dpu_register();
1358         msm_dsi_register();
1359         msm_edp_register();
1360         msm_hdmi_register();
1361         adreno_register();
1362         return platform_driver_register(&msm_platform_driver);
1363 }
1364
1365 static void __exit msm_drm_unregister(void)
1366 {
1367         DBG("fini");
1368         platform_driver_unregister(&msm_platform_driver);
1369         msm_hdmi_unregister();
1370         adreno_unregister();
1371         msm_edp_unregister();
1372         msm_dsi_unregister();
1373         msm_mdp_unregister();
1374         msm_dpu_unregister();
1375 }
1376
1377 module_init(msm_drm_register);
1378 module_exit(msm_drm_unregister);
1379
1380 MODULE_AUTHOR("Rob Clark <[email protected]");
1381 MODULE_DESCRIPTION("MSM DRM Driver");
1382 MODULE_LICENSE("GPL");