drivers/pinctrl/bcm/pinctrl-nsp-gpio.c

   1 // SPDX-License-Identifier: GPL-2.0-only
   2 // Copyright (C) 2014-2017 Broadcom
   3
   4 /*
   5  * This file contains the Broadcom Northstar Plus (NSP) GPIO driver that
   6  * supports the chipCommonA GPIO controller. Basic PINCONF such as bias,
   7  * pull up/down, slew and drive strength are also supported in this driver.
   8  *
   9  * Pins from the chipCommonA  GPIO can be individually muxed to GPIO function,
  10  * through the interaction with the NSP IOMUX controller.
  11  */
  12
  13 #include <linux/gpio/driver.h>
  14 #include <linux/interrupt.h>
  15 #include <linux/io.h>
  16 #include <linux/ioport.h>
  17 #include <linux/kernel.h>
  18 #include <linux/of_address.h>
  19 #include <linux/of_device.h>
  20 #include <linux/of_irq.h>
  21 #include <linux/pinctrl/pinconf.h>
  22 #include <linux/pinctrl/pinconf-generic.h>
  23 #include <linux/pinctrl/pinctrl.h>
  24 #include <linux/slab.h>
  25
  26 #include "../pinctrl-utils.h"
  27
  28 #define NSP_CHIP_A_INT_STATUS           0x00
  29 #define NSP_CHIP_A_INT_MASK             0x04
  30 #define NSP_GPIO_DATA_IN                0x40
  31 #define NSP_GPIO_DATA_OUT               0x44
  32 #define NSP_GPIO_OUT_EN                 0x48
  33 #define NSP_GPIO_INT_POLARITY           0x50
  34 #define NSP_GPIO_INT_MASK               0x54
  35 #define NSP_GPIO_EVENT                  0x58
  36 #define NSP_GPIO_EVENT_INT_MASK         0x5c
  37 #define NSP_GPIO_EVENT_INT_POLARITY     0x64
  38 #define NSP_CHIP_A_GPIO_INT_BIT         0x01
  39
  40 /* I/O parameters offset for chipcommon A GPIO */
  41 #define NSP_GPIO_DRV_CTRL               0x00
  42 #define NSP_GPIO_HYSTERESIS_EN          0x10
  43 #define NSP_GPIO_SLEW_RATE_EN           0x14
  44 #define NSP_PULL_UP_EN                  0x18
  45 #define NSP_PULL_DOWN_EN                0x1c
  46 #define GPIO_DRV_STRENGTH_BITS          0x03
  47
  48 /*
  49  * nsp GPIO core
  50  *
  51  * @dev: pointer to device
  52  * @base: I/O register base for nsp GPIO controller
  53  * @io_ctrl: I/O register base for PINCONF support outside the GPIO block
  54  * @gc: GPIO chip
  55  * @pctl: pointer to pinctrl_dev
  56  * @pctldesc: pinctrl descriptor
  57  * @lock: lock to protect access to I/O registers
  58  */
  59 struct nsp_gpio {
  60         struct device *dev;
  61         void __iomem *base;
  62         void __iomem *io_ctrl;
  63         struct gpio_chip gc;
  64         struct pinctrl_dev *pctl;
  65         struct pinctrl_desc pctldesc;
  66         raw_spinlock_t lock;
  67 };
  68
  69 enum base_type {
  70         REG,
  71         IO_CTRL
  72 };
  73
  74 /*
  75  * Mapping from PINCONF pins to GPIO pins is 1-to-1
  76  */
  77 static inline unsigned nsp_pin_to_gpio(unsigned pin)
  78 {
  79         return pin;
  80 }
  81
  82 /*
  83  *  nsp_set_bit - set or clear one bit (corresponding to the GPIO pin) in a
  84  *  nsp GPIO register
  85  *
  86  *  @nsp_gpio: nsp GPIO device
  87  *  @base_type: reg base to modify
  88  *  @reg: register offset
  89  *  @gpio: GPIO pin
  90  *  @set: set or clear
  91  */
  92 static inline void nsp_set_bit(struct nsp_gpio *chip, enum base_type address,
  93                                unsigned int reg, unsigned gpio, bool set)
  94 {
  95         u32 val;
  96         void __iomem *base_address;
  97
  98         if (address == IO_CTRL)
  99                 base_address = chip->io_ctrl;
 100         else
 101                 base_address = chip->base;
 102
 103         val = readl(base_address + reg);
 104         if (set)
 105                 val |= BIT(gpio);
 106         else
 107                 val &= ~BIT(gpio);
 108
 109         writel(val, base_address + reg);
 110 }
 111
 112 /*
 113  *  nsp_get_bit - get one bit (corresponding to the GPIO pin) in a
 114  *  nsp GPIO register
 115  */
 116 static inline bool nsp_get_bit(struct nsp_gpio *chip, enum base_type address,
 117                                unsigned int reg, unsigned gpio)
 118 {
 119         if (address == IO_CTRL)
 120                 return !!(readl(chip->io_ctrl + reg) & BIT(gpio));
 121         else
 122                 return !!(readl(chip->base + reg) & BIT(gpio));
 123 }
 124
 125 static irqreturn_t nsp_gpio_irq_handler(int irq, void *data)
 126 {
 127         struct gpio_chip *gc = (struct gpio_chip *)data;
 128         struct nsp_gpio *chip = gpiochip_get_data(gc);
 129         int bit;
 130         unsigned long int_bits = 0;
 131         u32 int_status;
 132
 133         /* go through the entire GPIOs and handle all interrupts */
 134         int_status = readl(chip->base + NSP_CHIP_A_INT_STATUS);
 135         if (int_status & NSP_CHIP_A_GPIO_INT_BIT) {
 136                 unsigned int event, level;
 137
 138                 /* Get level and edge interrupts */
 139                 event = readl(chip->base + NSP_GPIO_EVENT_INT_MASK) &
 140                               readl(chip->base + NSP_GPIO_EVENT);
 141                 level = readl(chip->base + NSP_GPIO_DATA_IN) ^
 142                               readl(chip->base + NSP_GPIO_INT_POLARITY);
 143                 level &= readl(chip->base + NSP_GPIO_INT_MASK);
 144                 int_bits = level | event;
 145
 146                 for_each_set_bit(bit, &int_bits, gc->ngpio)
 147                         generic_handle_domain_irq(gc->irq.domain, bit);
 148         }
 149
 150         return  int_bits ? IRQ_HANDLED : IRQ_NONE;
 151 }
 152
 153 static void nsp_gpio_irq_ack(struct irq_data *d)
 154 {
 155         struct gpio_chip *gc = irq_data_get_irq_chip_data(d);
 156         struct nsp_gpio *chip = gpiochip_get_data(gc);
 157         unsigned gpio = d->hwirq;
 158         u32 val = BIT(gpio);
 159         u32 trigger_type;
 160
 161         trigger_type = irq_get_trigger_type(d->irq);
 162         if (trigger_type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 163                 writel(val, chip->base + NSP_GPIO_EVENT);
 164 }
 165
 166 /*
 167  *  nsp_gpio_irq_set_mask - mask/unmask a GPIO interrupt
 168  *
 169  *  @d: IRQ chip data
 170  *  @unmask: mask/unmask GPIO interrupt
 171  */
 172 static void nsp_gpio_irq_set_mask(struct irq_data *d, bool unmask)
 173 {
 174         struct gpio_chip *gc = irq_data_get_irq_chip_data(d);
 175         struct nsp_gpio *chip = gpiochip_get_data(gc);
 176         unsigned gpio = d->hwirq;
 177         u32 trigger_type;
 178
 179         trigger_type = irq_get_trigger_type(d->irq);
 180         if (trigger_type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 181                 nsp_set_bit(chip, REG, NSP_GPIO_EVENT_INT_MASK, gpio, unmask);
 182         else
 183                 nsp_set_bit(chip, REG, NSP_GPIO_INT_MASK, gpio, unmask);
 184 }
 185
 186 static void nsp_gpio_irq_mask(struct irq_data *d)
 187 {
 188         struct gpio_chip *gc = irq_data_get_irq_chip_data(d);
 189         struct nsp_gpio *chip = gpiochip_get_data(gc);
 190         unsigned long flags;
 191
 192         raw_spin_lock_irqsave(&chip->lock, flags);
 193         nsp_gpio_irq_set_mask(d, false);
 194         raw_spin_unlock_irqrestore(&chip->lock, flags);
 195         gpiochip_disable_irq(gc, irqd_to_hwirq(d));
 196 }
 197
 198 static void nsp_gpio_irq_unmask(struct irq_data *d)
 199 {
 200         struct gpio_chip *gc = irq_data_get_irq_chip_data(d);
 201         struct nsp_gpio *chip = gpiochip_get_data(gc);
 202         unsigned long flags;
 203
 204         gpiochip_enable_irq(gc, irqd_to_hwirq(d));
 205         raw_spin_lock_irqsave(&chip->lock, flags);
 206         nsp_gpio_irq_set_mask(d, true);
 207         raw_spin_unlock_irqrestore(&chip->lock, flags);
 208 }
 209
 210 static int nsp_gpio_irq_set_type(struct irq_data *d, unsigned int type)
 211 {
 212         struct gpio_chip *gc = irq_data_get_irq_chip_data(d);
 213         struct nsp_gpio *chip = gpiochip_get_data(gc);
 214         unsigned gpio = d->hwirq;
 215         bool level_low;
 216         bool falling;
 217         unsigned long flags;
 218
 219         raw_spin_lock_irqsave(&chip->lock, flags);
 220         falling = nsp_get_bit(chip, REG, NSP_GPIO_EVENT_INT_POLARITY, gpio);
 221         level_low = nsp_get_bit(chip, REG, NSP_GPIO_INT_POLARITY, gpio);
 222
 223         switch (type & IRQ_TYPE_SENSE_MASK) {
 224         case IRQ_TYPE_EDGE_RISING:
 225                 falling = false;
 226                 break;
 227
 228         case IRQ_TYPE_EDGE_FALLING:
 229                 falling = true;
 230                 break;
 231
 232         case IRQ_TYPE_LEVEL_HIGH:
 233                 level_low = false;
 234                 break;
 235
 236         case IRQ_TYPE_LEVEL_LOW:
 237                 level_low = true;
 238                 break;
 239
 240         default:
 241                 dev_err(chip->dev, "invalid GPIO IRQ type 0x%x\n",
 242                         type);
 243                 raw_spin_unlock_irqrestore(&chip->lock, flags);
 244                 return -EINVAL;
 245         }
 246
 247         nsp_set_bit(chip, REG, NSP_GPIO_EVENT_INT_POLARITY, gpio, falling);
 248         nsp_set_bit(chip, REG, NSP_GPIO_INT_POLARITY, gpio, level_low);
 249
 250         if (type & IRQ_TYPE_EDGE_BOTH)
 251                 irq_set_handler_locked(d, handle_edge_irq);
 252         else
 253                 irq_set_handler_locked(d, handle_level_irq);
 254
 255         raw_spin_unlock_irqrestore(&chip->lock, flags);
 256
 257         dev_dbg(chip->dev, "gpio:%u level_low:%s falling:%s\n", gpio,
 258                 level_low ? "true" : "false", falling ? "true" : "false");
 259         return 0;
 260 }
 261
 262 static const struct irq_chip nsp_gpio_irq_chip = {
 263         .name = "gpio-a",
 264         .irq_ack = nsp_gpio_irq_ack,
 265         .irq_mask = nsp_gpio_irq_mask,
 266         .irq_unmask = nsp_gpio_irq_unmask,
 267         .irq_set_type = nsp_gpio_irq_set_type,
 268         .flags = IRQCHIP_IMMUTABLE,
 269         GPIOCHIP_IRQ_RESOURCE_HELPERS,
 270 };
 271
 272 static int nsp_gpio_direction_input(struct gpio_chip *gc, unsigned gpio)
 273 {
 274         struct nsp_gpio *chip = gpiochip_get_data(gc);
 275         unsigned long flags;
 276
 277         raw_spin_lock_irqsave(&chip->lock, flags);
 278         nsp_set_bit(chip, REG, NSP_GPIO_OUT_EN, gpio, false);
 279         raw_spin_unlock_irqrestore(&chip->lock, flags);
 280
 281         dev_dbg(chip->dev, "gpio:%u set input\n", gpio);
 282         return 0;
 283 }
 284
 285 static int nsp_gpio_direction_output(struct gpio_chip *gc, unsigned gpio,
 286                                      int val)
 287 {
 288         struct nsp_gpio *chip = gpiochip_get_data(gc);
 289         unsigned long flags;
 290
 291         raw_spin_lock_irqsave(&chip->lock, flags);
 292         nsp_set_bit(chip, REG, NSP_GPIO_OUT_EN, gpio, true);
 293         nsp_set_bit(chip, REG, NSP_GPIO_DATA_OUT, gpio, !!(val));
 294         raw_spin_unlock_irqrestore(&chip->lock, flags);
 295
 296         dev_dbg(chip->dev, "gpio:%u set output, value:%d\n", gpio, val);
 297         return 0;
 298 }
 299
 300 static int nsp_gpio_get_direction(struct gpio_chip *gc, unsigned gpio)
 301 {
 302         struct nsp_gpio *chip = gpiochip_get_data(gc);
 303         unsigned long flags;
 304         int val;
 305
 306         raw_spin_lock_irqsave(&chip->lock, flags);
 307         val = nsp_get_bit(chip, REG, NSP_GPIO_OUT_EN, gpio);
 308         raw_spin_unlock_irqrestore(&chip->lock, flags);
 309
 310         return !val;
 311 }
 312
 313 static void nsp_gpio_set(struct gpio_chip *gc, unsigned gpio, int val)
 314 {
 315         struct nsp_gpio *chip = gpiochip_get_data(gc);
 316         unsigned long flags;
 317
 318         raw_spin_lock_irqsave(&chip->lock, flags);
 319         nsp_set_bit(chip, REG, NSP_GPIO_DATA_OUT, gpio, !!(val));
 320         raw_spin_unlock_irqrestore(&chip->lock, flags);
 321
 322         dev_dbg(chip->dev, "gpio:%u set, value:%d\n", gpio, val);
 323 }
 324
 325 static int nsp_gpio_get(struct gpio_chip *gc, unsigned gpio)
 326 {
 327         struct nsp_gpio *chip = gpiochip_get_data(gc);
 328
 329         return !!(readl(chip->base + NSP_GPIO_DATA_IN) & BIT(gpio));
 330 }
 331
 332 static int nsp_get_groups_count(struct pinctrl_dev *pctldev)
 333 {
 334         return 1;
 335 }
 336
 337 /*
 338  * Only one group: "gpio_grp", since this local pinctrl device only performs
 339  * GPIO specific PINCONF configurations
 340  */
 341 static const char *nsp_get_group_name(struct pinctrl_dev *pctldev,
 342                                       unsigned selector)
 343 {
 344         return "gpio_grp";
 345 }
 346
 347 static const struct pinctrl_ops nsp_pctrl_ops = {
 348         .get_groups_count = nsp_get_groups_count,
 349         .get_group_name = nsp_get_group_name,
 350         .dt_node_to_map = pinconf_generic_dt_node_to_map_pin,
 351         .dt_free_map = pinctrl_utils_free_map,
 352 };
 353
 354 static int nsp_gpio_set_slew(struct nsp_gpio *chip, unsigned gpio, u32 slew)
 355 {
 356         if (slew)
 357                 nsp_set_bit(chip, IO_CTRL, NSP_GPIO_SLEW_RATE_EN, gpio, true);
 358         else
 359                 nsp_set_bit(chip, IO_CTRL, NSP_GPIO_SLEW_RATE_EN, gpio, false);
 360
 361         return 0;
 362 }
 363
 364 static int nsp_gpio_set_pull(struct nsp_gpio *chip, unsigned gpio,
 365                              bool pull_up, bool pull_down)
 366 {
 367         unsigned long flags;
 368
 369         raw_spin_lock_irqsave(&chip->lock, flags);
 370         nsp_set_bit(chip, IO_CTRL, NSP_PULL_DOWN_EN, gpio, pull_down);
 371         nsp_set_bit(chip, IO_CTRL, NSP_PULL_UP_EN, gpio, pull_up);
 372         raw_spin_unlock_irqrestore(&chip->lock, flags);
 373
 374         dev_dbg(chip->dev, "gpio:%u set pullup:%d pulldown: %d\n",
 375                 gpio, pull_up, pull_down);
 376         return 0;
 377 }
 378
 379 static void nsp_gpio_get_pull(struct nsp_gpio *chip, unsigned gpio,
 380                               bool *pull_up, bool *pull_down)
 381 {
 382         unsigned long flags;
 383
 384         raw_spin_lock_irqsave(&chip->lock, flags);
 385         *pull_up = nsp_get_bit(chip, IO_CTRL, NSP_PULL_UP_EN, gpio);
 386         *pull_down = nsp_get_bit(chip, IO_CTRL, NSP_PULL_DOWN_EN, gpio);
 387         raw_spin_unlock_irqrestore(&chip->lock, flags);
 388 }
 389
 390 static int nsp_gpio_set_strength(struct nsp_gpio *chip, unsigned gpio,
 391                                  u32 strength)
 392 {
 393         u32 offset, shift, i;
 394         u32 val;
 395         unsigned long flags;
 396
 397         /* make sure drive strength is supported */
 398         if (strength < 2 || strength > 16 || (strength % 2))
 399                 return -ENOTSUPP;
 400
 401         shift = gpio;
 402         offset = NSP_GPIO_DRV_CTRL;
 403         dev_dbg(chip->dev, "gpio:%u set drive strength:%d mA\n", gpio,
 404                 strength);
 405         raw_spin_lock_irqsave(&chip->lock, flags);
 406         strength = (strength / 2) - 1;
 407         for (i = GPIO_DRV_STRENGTH_BITS; i > 0; i--) {
 408                 val = readl(chip->io_ctrl + offset);
 409                 val &= ~BIT(shift);
 410                 val |= ((strength >> (i-1)) & 0x1) << shift;
 411                 writel(val, chip->io_ctrl + offset);
 412                 offset += 4;
 413         }
 414         raw_spin_unlock_irqrestore(&chip->lock, flags);
 415
 416         return 0;
 417 }
 418
 419 static int nsp_gpio_get_strength(struct nsp_gpio *chip, unsigned gpio,
 420                                  u16 *strength)
 421 {
 422         unsigned int offset, shift;
 423         u32 val;
 424         unsigned long flags;
 425         int i;
 426
 427         offset = NSP_GPIO_DRV_CTRL;
 428         shift = gpio;
 429
 430         raw_spin_lock_irqsave(&chip->lock, flags);
 431         *strength = 0;
 432         for (i = (GPIO_DRV_STRENGTH_BITS - 1); i >= 0; i--) {
 433                 val = readl(chip->io_ctrl + offset) & BIT(shift);
 434                 val >>= shift;
 435                 *strength += (val << i);
 436                 offset += 4;
 437         }
 438
 439         /* convert to mA */
 440         *strength = (*strength + 1) * 2;
 441         raw_spin_unlock_irqrestore(&chip->lock, flags);
 442
 443         return 0;
 444 }
 445
 446 static int nsp_pin_config_group_get(struct pinctrl_dev *pctldev,
 447                                     unsigned selector,
 448                              unsigned long *config)
 449 {
 450         return 0;
 451 }
 452
 453 static int nsp_pin_config_group_set(struct pinctrl_dev *pctldev,
 454                                     unsigned selector,
 455                              unsigned long *configs, unsigned num_configs)
 456 {
 457         return 0;
 458 }
 459
 460 static int nsp_pin_config_get(struct pinctrl_dev *pctldev, unsigned pin,
 461                               unsigned long *config)
 462 {
 463         struct nsp_gpio *chip = pinctrl_dev_get_drvdata(pctldev);
 464         enum pin_config_param param = pinconf_to_config_param(*config);
 465         unsigned int gpio;
 466         u16 arg = 0;
 467         bool pull_up, pull_down;
 468         int ret;
 469
 470         gpio = nsp_pin_to_gpio(pin);
 471         switch (param) {
 472         case PIN_CONFIG_BIAS_DISABLE:
 473                 nsp_gpio_get_pull(chip, gpio, &pull_up, &pull_down);
 474                 if ((pull_up == false) && (pull_down == false))
 475                         return 0;
 476                 else
 477                         return -EINVAL;
 478
 479         case PIN_CONFIG_BIAS_PULL_UP:
 480                 nsp_gpio_get_pull(chip, gpio, &pull_up, &pull_down);
 481                 if (pull_up)
 482                         return 0;
 483                 else
 484                         return -EINVAL;
 485
 486         case PIN_CONFIG_BIAS_PULL_DOWN:
 487                 nsp_gpio_get_pull(chip, gpio, &pull_up, &pull_down);
 488                 if (pull_down)
 489                         return 0;
 490                 else
 491                         return -EINVAL;
 492
 493         case PIN_CONFIG_DRIVE_STRENGTH:
 494                 ret = nsp_gpio_get_strength(chip, gpio, &arg);
 495                 if (ret)
 496                         return ret;
 497                 *config = pinconf_to_config_packed(param, arg);
 498                 return 0;
 499
 500         default:
 501                 return -ENOTSUPP;
 502         }
 503 }
 504
 505 static int nsp_pin_config_set(struct pinctrl_dev *pctldev, unsigned pin,
 506                               unsigned long *configs, unsigned num_configs)
 507 {
 508         struct nsp_gpio *chip = pinctrl_dev_get_drvdata(pctldev);
 509         enum pin_config_param param;
 510         u32 arg;
 511         unsigned int i, gpio;
 512         int ret = -ENOTSUPP;
 513
 514         gpio = nsp_pin_to_gpio(pin);
 515         for (i = 0; i < num_configs; i++) {
 516                 param = pinconf_to_config_param(configs[i]);
 517                 arg = pinconf_to_config_argument(configs[i]);
 518
 519                 switch (param) {
 520                 case PIN_CONFIG_BIAS_DISABLE:
 521                         ret = nsp_gpio_set_pull(chip, gpio, false, false);
 522                         if (ret < 0)
 523                                 goto out;
 524                         break;
 525
 526                 case PIN_CONFIG_BIAS_PULL_UP:
 527                         ret = nsp_gpio_set_pull(chip, gpio, true, false);
 528                         if (ret < 0)
 529                                 goto out;
 530                         break;
 531
 532                 case PIN_CONFIG_BIAS_PULL_DOWN:
 533                         ret = nsp_gpio_set_pull(chip, gpio, false, true);
 534                         if (ret < 0)
 535                                 goto out;
 536                         break;
 537
 538                 case PIN_CONFIG_DRIVE_STRENGTH:
 539                         ret = nsp_gpio_set_strength(chip, gpio, arg);
 540                         if (ret < 0)
 541                                 goto out;
 542                         break;
 543
 544                 case PIN_CONFIG_SLEW_RATE:
 545                         ret = nsp_gpio_set_slew(chip, gpio, arg);
 546                         if (ret < 0)
 547                                 goto out;
 548                         break;
 549
 550                 default:
 551                         dev_err(chip->dev, "invalid configuration\n");
 552                         return -ENOTSUPP;
 553                 }
 554         }
 555
 556 out:
 557         return ret;
 558 }
 559
 560 static const struct pinconf_ops nsp_pconf_ops = {
 561         .is_generic = true,
 562         .pin_config_get = nsp_pin_config_get,
 563         .pin_config_set = nsp_pin_config_set,
 564         .pin_config_group_get = nsp_pin_config_group_get,
 565         .pin_config_group_set = nsp_pin_config_group_set,
 566 };
 567
 568 /*
 569  * NSP GPIO controller supports some PINCONF related configurations such as
 570  * pull up, pull down, slew and drive strength, when the pin is configured
 571  * to GPIO.
 572  *
 573  * Here a local pinctrl device is created with simple 1-to-1 pin mapping to the
 574  * local GPIO pins
 575  */
 576 static int nsp_gpio_register_pinconf(struct nsp_gpio *chip)
 577 {
 578         struct pinctrl_desc *pctldesc = &chip->pctldesc;
 579         struct pinctrl_pin_desc *pins;
 580         struct gpio_chip *gc = &chip->gc;
 581         int i;
 582
 583         pins = devm_kcalloc(chip->dev, gc->ngpio, sizeof(*pins), GFP_KERNEL);
 584         if (!pins)
 585                 return -ENOMEM;
 586         for (i = 0; i < gc->ngpio; i++) {
 587                 pins[i].number = i;
 588                 pins[i].name = devm_kasprintf(chip->dev, GFP_KERNEL,
 589                                               "gpio-%d", i);
 590                 if (!pins[i].name)
 591                         return -ENOMEM;
 592         }
 593         pctldesc->name = dev_name(chip->dev);
 594         pctldesc->pctlops = &nsp_pctrl_ops;
 595         pctldesc->pins = pins;
 596         pctldesc->npins = gc->ngpio;
 597         pctldesc->confops = &nsp_pconf_ops;
 598
 599         chip->pctl = devm_pinctrl_register(chip->dev, pctldesc, chip);
 600         if (IS_ERR(chip->pctl)) {
 601                 dev_err(chip->dev, "unable to register pinctrl device\n");
 602                 return PTR_ERR(chip->pctl);
 603         }
 604
 605         return 0;
 606 }
 607
 608 static const struct of_device_id nsp_gpio_of_match[] = {
 609         {.compatible = "brcm,nsp-gpio-a",},
 610         {}
 611 };
 612
 613 static int nsp_gpio_probe(struct platform_device *pdev)
 614 {
 615         struct device *dev = &pdev->dev;
 616         struct nsp_gpio *chip;
 617         struct gpio_chip *gc;
 618         u32 val;
 619         int irq, ret;
 620
 621         if (of_property_read_u32(pdev->dev.of_node, "ngpios", &val)) {
 622                 dev_err(&pdev->dev, "Missing ngpios OF property\n");
 623                 return -ENODEV;
 624         }
 625
 626         chip = devm_kzalloc(dev, sizeof(*chip), GFP_KERNEL);
 627         if (!chip)
 628                 return -ENOMEM;
 629
 630         chip->dev = dev;
 631         platform_set_drvdata(pdev, chip);
 632
 633         chip->base = devm_platform_ioremap_resource(pdev, 0);
 634         if (IS_ERR(chip->base)) {
 635                 dev_err(dev, "unable to map I/O memory\n");
 636                 return PTR_ERR(chip->base);
 637         }
 638
 639         chip->io_ctrl = devm_platform_ioremap_resource(pdev, 1);
 640         if (IS_ERR(chip->io_ctrl)) {
 641                 dev_err(dev, "unable to map I/O memory\n");
 642                 return PTR_ERR(chip->io_ctrl);
 643         }
 644
 645         raw_spin_lock_init(&chip->lock);
 646         gc = &chip->gc;
 647         gc->base = -1;
 648         gc->can_sleep = false;
 649         gc->ngpio = val;
 650         gc->label = dev_name(dev);
 651         gc->parent = dev;
 652         gc->request = gpiochip_generic_request;
 653         gc->free = gpiochip_generic_free;
 654         gc->direction_input = nsp_gpio_direction_input;
 655         gc->direction_output = nsp_gpio_direction_output;
 656         gc->get_direction = nsp_gpio_get_direction;
 657         gc->set = nsp_gpio_set;
 658         gc->get = nsp_gpio_get;
 659
 660         /* optional GPIO interrupt support */
 661         irq = platform_get_irq(pdev, 0);
 662         if (irq > 0) {
 663                 struct gpio_irq_chip *girq;
 664
 665                 val = readl(chip->base + NSP_CHIP_A_INT_MASK);
 666                 val = val | NSP_CHIP_A_GPIO_INT_BIT;
 667                 writel(val, (chip->base + NSP_CHIP_A_INT_MASK));
 668
 669                 /* Install ISR for this GPIO controller. */
 670                 ret = devm_request_irq(dev, irq, nsp_gpio_irq_handler,
 671                                        IRQF_SHARED, "gpio-a", &chip->gc);
 672                 if (ret) {
 673                         dev_err(&pdev->dev, "Unable to request IRQ%d: %d\n",
 674                                 irq, ret);
 675                         return ret;
 676                 }
 677
 678                 girq = &chip->gc.irq;
 679                 gpio_irq_chip_set_chip(girq, &nsp_gpio_irq_chip);
 680                 /* This will let us handle the parent IRQ in the driver */
 681                 girq->parent_handler = NULL;
 682                 girq->num_parents = 0;
 683                 girq->parents = NULL;
 684                 girq->default_type = IRQ_TYPE_NONE;
 685                 girq->handler = handle_bad_irq;
 686         }
 687
 688         ret = devm_gpiochip_add_data(dev, gc, chip);
 689         if (ret < 0) {
 690                 dev_err(dev, "unable to add GPIO chip\n");
 691                 return ret;
 692         }
 693
 694         ret = nsp_gpio_register_pinconf(chip);
 695         if (ret) {
 696                 dev_err(dev, "unable to register pinconf\n");
 697                 return ret;
 698         }
 699
 700         return 0;
 701 }
 702
 703 static struct platform_driver nsp_gpio_driver = {
 704         .driver = {
 705                 .name = "nsp-gpio-a",
 706                 .of_match_table = nsp_gpio_of_match,
 707         },
 708         .probe = nsp_gpio_probe,
 709 };
 710
 711 static int __init nsp_gpio_init(void)
 712 {
 713         return platform_driver_register(&nsp_gpio_driver);
 714 }
 715 arch_initcall_sync(nsp_gpio_init);