arch/Config.in.x86

   1 # i386/x86_64 cpu features
   2 config BR2_X86_CPU_HAS_MMX
   3         bool
   4 config BR2_X86_CPU_HAS_3DNOW
   5         bool
   6 config BR2_X86_CPU_HAS_SSE
   7         bool
   8 config BR2_X86_CPU_HAS_SSE2
   9         bool
  10 config BR2_X86_CPU_HAS_SSE3
  11         bool
  12 config BR2_X86_CPU_HAS_SSSE3
  13         bool
  14 config BR2_X86_CPU_HAS_SSE4
  15         bool
  16 config BR2_X86_CPU_HAS_SSE42
  17         bool
  18 config BR2_X86_CPU_HAS_AVX
  19         bool
  20 config BR2_X86_CPU_HAS_AVX2
  21         bool
  22 config BR2_X86_CPU_HAS_AVX512
  23         bool
  24
  25 # This list of CPU architecture variant is (loosely) ordered according
  26 # to the gcc documentation at
  27 # https://gcc.gnu.org/onlinedocs/gcc-11.2.0/gcc/x86-Options.html
  28 choice
  29         prompt "Target Architecture Variant"
  30         default BR2_x86_i586 if BR2_i386
  31         depends on BR2_i386 || BR2_x86_64
  32         help
  33           Specific CPU variant to use
  34
  35 config BR2_x86_i486
  36         bool "i486"
  37         depends on !BR2_x86_64
  38 config BR2_x86_i586
  39         bool "i586"
  40         depends on !BR2_x86_64
  41 config BR2_x86_x1000
  42         bool "x1000"
  43         depends on !BR2_x86_64
  44         help
  45           The Intel X1000 is a Pentium class microprocessor in the
  46           Quark (sub-Atom) Product Line. The X1000 has a bug on the
  47           lock prefix requiring that prefix must be stripped at build
  48           time.
  49
  50           See https://en.wikipedia.org/wiki/Intel_Quark
  51
  52 config BR2_x86_i686
  53         bool "i686"
  54         depends on !BR2_x86_64
  55 config BR2_x86_pentiumpro
  56         bool "pentium pro"
  57         depends on !BR2_x86_64
  58 config BR2_x86_pentium_mmx
  59         bool "pentium MMX"
  60         depends on !BR2_x86_64
  61         select BR2_X86_CPU_HAS_MMX
  62 config BR2_x86_pentium_m
  63         bool "pentium mobile"
  64         depends on !BR2_x86_64
  65         select BR2_X86_CPU_HAS_MMX
  66         select BR2_X86_CPU_HAS_SSE
  67 config BR2_x86_pentium2
  68         bool "pentium2"
  69         depends on !BR2_x86_64
  70         select BR2_X86_CPU_HAS_MMX
  71 config BR2_x86_pentium3
  72         bool "pentium3"
  73         depends on !BR2_x86_64
  74         select BR2_X86_CPU_HAS_MMX
  75         select BR2_X86_CPU_HAS_SSE
  76 config BR2_x86_pentium4
  77         bool "pentium4"
  78         depends on !BR2_x86_64
  79         select BR2_X86_CPU_HAS_MMX
  80         select BR2_X86_CPU_HAS_SSE
  81         select BR2_X86_CPU_HAS_SSE2
  82 config BR2_x86_prescott
  83         bool "prescott"
  84         depends on !BR2_x86_64
  85         select BR2_X86_CPU_HAS_MMX
  86         select BR2_X86_CPU_HAS_SSE
  87         select BR2_X86_CPU_HAS_SSE2
  88         select BR2_X86_CPU_HAS_SSE3
  89 config BR2_x86_x86_64
  90         bool "x86-64"
  91         depends on BR2_x86_64
  92         select BR2_X86_CPU_HAS_MMX
  93         select BR2_X86_CPU_HAS_SSE
  94         select BR2_X86_CPU_HAS_SSE2
  95         help
  96           This option corresponds to -march=x86-64, documented as a
  97           "Generic CPU with 64-bit extensions" by the GCC
  98           documentation. It is a 64-bit CPU with MMX, SSE and SSE2
  99           support.
 100 config BR2_x86_x86_64_v2
 101         bool "x86-64-v2"
 102         depends on BR2_x86_64
 103         select BR2_X86_CPU_HAS_MMX
 104         select BR2_X86_CPU_HAS_SSE
 105         select BR2_X86_CPU_HAS_SSE2
 106         select BR2_X86_CPU_HAS_SSE3
 107         select BR2_X86_CPU_HAS_SSSE3
 108         select BR2_X86_CPU_HAS_SSE4
 109         select BR2_X86_CPU_HAS_SSE42
 110         select BR2_ARCH_NEEDS_GCC_AT_LEAST_11
 111         help
 112           This option corresponds to the x86-64-v2 micro-architecture
 113           level, as defined by the x86-64 psABI document, see
 114           https://gitlab.com/x86-psABIs/x86-64-ABI/-/blob/master/x86-64-ABI/low-level-sys-info.tex.
 115
 116           It is close to the Nehalem CPU architecture, and is
 117           applicable for CPUs that support CMPXCHG16B, LAHF-SAHF,
 118           POPCNT, SSE3, SSE4.1, SSE4.2, SSSE3.
 119 config BR2_x86_x86_64_v3
 120         bool "x86-64-v3"
 121         depends on BR2_x86_64
 122         select BR2_X86_CPU_HAS_MMX
 123         select BR2_X86_CPU_HAS_SSE
 124         select BR2_X86_CPU_HAS_SSE2
 125         select BR2_X86_CPU_HAS_SSE3
 126         select BR2_X86_CPU_HAS_SSSE3
 127         select BR2_X86_CPU_HAS_SSE4
 128         select BR2_X86_CPU_HAS_SSE42
 129         select BR2_X86_CPU_HAS_AVX
 130         select BR2_X86_CPU_HAS_AVX2
 131         select BR2_ARCH_NEEDS_GCC_AT_LEAST_11
 132         help
 133           This option corresponds to the x86-64-v3 micro-architecture
 134           level, as defined by the x86-64 psABI document, see
 135           https://gitlab.com/x86-psABIs/x86-64-ABI/-/blob/master/x86-64-ABI/low-level-sys-info.tex.
 136
 137           It is close to the Haswell CPU architecture, and is
 138           applicable for CPUs that support all of x86-64-v2 plus AVX,
 139           AVX2, BMI1, BMI2, F16C, FMA, LZCNT, MOVBE, XSAVE.
 140 config BR2_x86_x86_64_v4
 141         bool "x86-64-v4"
 142         depends on BR2_x86_64
 143         select BR2_X86_CPU_HAS_MMX
 144         select BR2_X86_CPU_HAS_SSE
 145         select BR2_X86_CPU_HAS_SSE2
 146         select BR2_X86_CPU_HAS_SSE3
 147         select BR2_X86_CPU_HAS_SSSE3
 148         select BR2_X86_CPU_HAS_SSE4
 149         select BR2_X86_CPU_HAS_SSE42
 150         select BR2_X86_CPU_HAS_AVX
 151         select BR2_X86_CPU_HAS_AVX2
 152         select BR2_X86_CPU_HAS_AVX512
 153         select BR2_ARCH_NEEDS_GCC_AT_LEAST_11
 154         help
 155           This option corresponds to the x86-64-v4 micro-architecture
 156           level, as defined by the x86-64 psABI document, see
 157           https://gitlab.com/x86-psABIs/x86-64-ABI/-/blob/master/x86-64-ABI/low-level-sys-info.tex.
 158
 159           It is applicable for CPUs that support all of x86-64-v3 plus
 160           AVX512F, AVX512BW, AVX512CD, AVX512DQ, AVX512VL.
 161 config BR2_x86_nocona
 162         bool "nocona"
 163         select BR2_X86_CPU_HAS_MMX
 164         select BR2_X86_CPU_HAS_SSE
 165         select BR2_X86_CPU_HAS_SSE2
 166         select BR2_X86_CPU_HAS_SSE3
 167 config BR2_x86_core2
 168         bool "core2"
 169         select BR2_X86_CPU_HAS_MMX
 170         select BR2_X86_CPU_HAS_SSE
 171         select BR2_X86_CPU_HAS_SSE2
 172         select BR2_X86_CPU_HAS_SSE3
 173         select BR2_X86_CPU_HAS_SSSE3
 174 config BR2_x86_corei7
 175         bool "corei7"
 176         select BR2_X86_CPU_HAS_MMX
 177         select BR2_X86_CPU_HAS_SSE
 178         select BR2_X86_CPU_HAS_SSE2
 179         select BR2_X86_CPU_HAS_SSE3
 180         select BR2_X86_CPU_HAS_SSSE3
 181         select BR2_X86_CPU_HAS_SSE4
 182         select BR2_X86_CPU_HAS_SSE42
 183         help
 184           This option is deprecated. Since gcc 4.9, the gcc option
 185           "nehalem" is preferred. Use BR2_x86_nehalem instead.
 186 config BR2_x86_nehalem
 187         bool "nehalem"
 188         select BR2_X86_CPU_HAS_MMX
 189         select BR2_X86_CPU_HAS_SSE
 190         select BR2_X86_CPU_HAS_SSE2
 191         select BR2_X86_CPU_HAS_SSE3
 192         select BR2_X86_CPU_HAS_SSSE3
 193         select BR2_X86_CPU_HAS_SSE4
 194         select BR2_X86_CPU_HAS_SSE42
 195         select BR2_ARCH_NEEDS_GCC_AT_LEAST_4_9
 196 config BR2_x86_westmere
 197         bool "westmere"
 198         select BR2_X86_CPU_HAS_MMX
 199         select BR2_X86_CPU_HAS_SSE
 200         select BR2_X86_CPU_HAS_SSE2
 201         select BR2_X86_CPU_HAS_SSE3
 202         select BR2_X86_CPU_HAS_SSSE3
 203         select BR2_X86_CPU_HAS_SSE4
 204         select BR2_X86_CPU_HAS_SSE42
 205         select BR2_ARCH_NEEDS_GCC_AT_LEAST_4_9
 206 config BR2_x86_corei7_avx
 207         bool "corei7-avx"
 208         select BR2_X86_CPU_HAS_MMX
 209         select BR2_X86_CPU_HAS_SSE
 210         select BR2_X86_CPU_HAS_SSE2
 211         select BR2_X86_CPU_HAS_SSE3
 212         select BR2_X86_CPU_HAS_SSSE3
 213         select BR2_X86_CPU_HAS_SSE4
 214         select BR2_X86_CPU_HAS_SSE42
 215         select BR2_X86_CPU_HAS_AVX
 216         help
 217           This option is deprecated. Since gcc 4.9, the gcc option
 218           "sandybridge" is preferred. Use BR2_x86_sandybridge instead.
 219 config BR2_x86_sandybridge
 220         bool "sandybridge"
 221         select BR2_X86_CPU_HAS_MMX
 222         select BR2_X86_CPU_HAS_SSE
 223         select BR2_X86_CPU_HAS_SSE2
 224         select BR2_X86_CPU_HAS_SSE3
 225         select BR2_X86_CPU_HAS_SSSE3
 226         select BR2_X86_CPU_HAS_SSE4
 227         select BR2_X86_CPU_HAS_SSE42
 228         select BR2_X86_CPU_HAS_AVX
 229         select BR2_ARCH_NEEDS_GCC_AT_LEAST_4_9
 230 config BR2_x86_core_avx2
 231         bool "core-avx2"
 232         select BR2_X86_CPU_HAS_MMX
 233         select BR2_X86_CPU_HAS_SSE
 234         select BR2_X86_CPU_HAS_SSE2
 235         select BR2_X86_CPU_HAS_SSE3
 236         select BR2_X86_CPU_HAS_SSSE3
 237         select BR2_X86_CPU_HAS_SSE4
 238         select BR2_X86_CPU_HAS_SSE42
 239         select BR2_X86_CPU_HAS_AVX
 240         select BR2_X86_CPU_HAS_AVX2
 241         help
 242           This option is deprecated. Since gcc 4.9, the gcc option
 243           "haswell" is preferred. Use BR2_x86_haswell instead.
 244 config BR2_x86_haswell
 245         bool "haswell"
 246         select BR2_X86_CPU_HAS_MMX
 247         select BR2_X86_CPU_HAS_SSE
 248         select BR2_X86_CPU_HAS_SSE2
 249         select BR2_X86_CPU_HAS_SSE3
 250         select BR2_X86_CPU_HAS_SSSE3
 251         select BR2_X86_CPU_HAS_SSE4
 252         select BR2_X86_CPU_HAS_SSE42
 253         select BR2_X86_CPU_HAS_AVX
 254         select BR2_X86_CPU_HAS_AVX2
 255         select BR2_ARCH_NEEDS_GCC_AT_LEAST_4_9
 256 config BR2_x86_broadwell
 257         bool "broadwell"
 258         select BR2_X86_CPU_HAS_MMX
 259         select BR2_X86_CPU_HAS_SSE
 260         select BR2_X86_CPU_HAS_SSE2
 261         select BR2_X86_CPU_HAS_SSE3
 262         select BR2_X86_CPU_HAS_SSSE3
 263         select BR2_X86_CPU_HAS_SSE4
 264         select BR2_X86_CPU_HAS_SSE42
 265         select BR2_X86_CPU_HAS_AVX
 266         select BR2_X86_CPU_HAS_AVX2
 267         select BR2_ARCH_NEEDS_GCC_AT_LEAST_4_9
 268 config BR2_x86_skylake
 269         bool "skylake"
 270         select BR2_X86_CPU_HAS_MMX
 271         select BR2_X86_CPU_HAS_SSE
 272         select BR2_X86_CPU_HAS_SSE2
 273         select BR2_X86_CPU_HAS_SSE3
 274         select BR2_X86_CPU_HAS_SSSE3
 275         select BR2_X86_CPU_HAS_SSE4
 276         select BR2_X86_CPU_HAS_SSE42
 277         select BR2_X86_CPU_HAS_AVX
 278         select BR2_X86_CPU_HAS_AVX2
 279         select BR2_ARCH_NEEDS_GCC_AT_LEAST_6
 280 config BR2_x86_atom
 281         bool "atom"
 282         select BR2_X86_CPU_HAS_MMX
 283         select BR2_X86_CPU_HAS_SSE
 284         select BR2_X86_CPU_HAS_SSE2
 285         select BR2_X86_CPU_HAS_SSE3
 286         select BR2_X86_CPU_HAS_SSSE3
 287         help
 288           This option is deprecated. Since gcc 4.9, the gcc option
 289           "bonnell" is preferred. Use BR2_x86_bonnell instead.
 290 config BR2_x86_bonnell
 291         bool "bonnell"
 292         select BR2_X86_CPU_HAS_MMX
 293         select BR2_X86_CPU_HAS_SSE
 294         select BR2_X86_CPU_HAS_SSE2
 295         select BR2_X86_CPU_HAS_SSE3
 296         select BR2_X86_CPU_HAS_SSSE3
 297         select BR2_ARCH_NEEDS_GCC_AT_LEAST_4_9
 298 config BR2_x86_silvermont
 299         bool "silvermont"
 300         select BR2_X86_CPU_HAS_MMX
 301         select BR2_X86_CPU_HAS_SSE
 302         select BR2_X86_CPU_HAS_SSE2
 303         select BR2_X86_CPU_HAS_SSE3
 304         select BR2_X86_CPU_HAS_SSSE3
 305         select BR2_X86_CPU_HAS_SSE4
 306         select BR2_X86_CPU_HAS_SSE42
 307         select BR2_ARCH_NEEDS_GCC_AT_LEAST_4_9
 308 config BR2_x86_goldmont
 309         bool "goldmont"
 310         select BR2_X86_CPU_HAS_MMX
 311         select BR2_X86_CPU_HAS_SSE
 312         select BR2_X86_CPU_HAS_SSE2
 313         select BR2_X86_CPU_HAS_SSE3
 314         select BR2_X86_CPU_HAS_SSSE3
 315         select BR2_X86_CPU_HAS_SSE4
 316         select BR2_X86_CPU_HAS_SSE42
 317         select BR2_ARCH_NEEDS_GCC_AT_LEAST_9
 318 config BR2_x86_goldmont_plus
 319         bool "goldmont-plus"
 320         select BR2_X86_CPU_HAS_MMX
 321         select BR2_X86_CPU_HAS_SSE
 322         select BR2_X86_CPU_HAS_SSE2
 323         select BR2_X86_CPU_HAS_SSE3
 324         select BR2_X86_CPU_HAS_SSSE3
 325         select BR2_X86_CPU_HAS_SSE4
 326         select BR2_X86_CPU_HAS_SSE42
 327         select BR2_ARCH_NEEDS_GCC_AT_LEAST_9
 328 config BR2_x86_tremont
 329         bool "tremont"
 330         select BR2_X86_CPU_HAS_MMX
 331         select BR2_X86_CPU_HAS_SSE
 332         select BR2_X86_CPU_HAS_SSE2
 333         select BR2_X86_CPU_HAS_SSE3
 334         select BR2_X86_CPU_HAS_SSSE3
 335         select BR2_X86_CPU_HAS_SSE4
 336         select BR2_X86_CPU_HAS_SSE42
 337         select BR2_ARCH_NEEDS_GCC_AT_LEAST_9
 338 config BR2_x86_skylake_avx512
 339         bool "skylake-avx512"
 340         select BR2_X86_CPU_HAS_MMX
 341         select BR2_X86_CPU_HAS_SSE
 342         select BR2_X86_CPU_HAS_SSE2
 343         select BR2_X86_CPU_HAS_SSE3
 344         select BR2_X86_CPU_HAS_SSSE3
 345         select BR2_X86_CPU_HAS_SSE4
 346         select BR2_X86_CPU_HAS_SSE42
 347         select BR2_X86_CPU_HAS_AVX
 348         select BR2_X86_CPU_HAS_AVX2
 349         select BR2_X86_CPU_HAS_AVX512
 350         select BR2_ARCH_NEEDS_GCC_AT_LEAST_6
 351 config BR2_x86_cannonlake
 352         bool "cannonlake"
 353         select BR2_X86_CPU_HAS_MMX
 354         select BR2_X86_CPU_HAS_SSE
 355         select BR2_X86_CPU_HAS_SSE2
 356         select BR2_X86_CPU_HAS_SSE3
 357         select BR2_X86_CPU_HAS_SSSE3
 358         select BR2_X86_CPU_HAS_SSE4
 359         select BR2_X86_CPU_HAS_SSE42
 360         select BR2_X86_CPU_HAS_AVX
 361         select BR2_X86_CPU_HAS_AVX2
 362         select BR2_X86_CPU_HAS_AVX512
 363         select BR2_ARCH_NEEDS_GCC_AT_LEAST_8
 364 config BR2_x86_icelake_client
 365         bool "icelake-client"
 366         select BR2_X86_CPU_HAS_MMX
 367         select BR2_X86_CPU_HAS_SSE
 368         select BR2_X86_CPU_HAS_SSE2
 369         select BR2_X86_CPU_HAS_SSE3
 370         select BR2_X86_CPU_HAS_SSSE3
 371         select BR2_X86_CPU_HAS_SSE4
 372         select BR2_X86_CPU_HAS_SSE42
 373         select BR2_X86_CPU_HAS_AVX
 374         select BR2_X86_CPU_HAS_AVX2
 375         select BR2_X86_CPU_HAS_AVX512
 376         select BR2_ARCH_NEEDS_GCC_AT_LEAST_8
 377 config BR2_x86_icelake_server
 378         bool "icelake-server"
 379         select BR2_X86_CPU_HAS_MMX
 380         select BR2_X86_CPU_HAS_SSE
 381         select BR2_X86_CPU_HAS_SSE2
 382         select BR2_X86_CPU_HAS_SSE3
 383         select BR2_X86_CPU_HAS_SSSE3
 384         select BR2_X86_CPU_HAS_SSE4
 385         select BR2_X86_CPU_HAS_SSE42
 386         select BR2_X86_CPU_HAS_AVX
 387         select BR2_X86_CPU_HAS_AVX2
 388         select BR2_X86_CPU_HAS_AVX512
 389         select BR2_ARCH_NEEDS_GCC_AT_LEAST_8
 390 config BR2_x86_cascadelake
 391         bool "cascadelake"
 392         select BR2_X86_CPU_HAS_MMX
 393         select BR2_X86_CPU_HAS_SSE
 394         select BR2_X86_CPU_HAS_SSE2
 395         select BR2_X86_CPU_HAS_SSE3
 396         select BR2_X86_CPU_HAS_SSSE3
 397         select BR2_X86_CPU_HAS_SSE4
 398         select BR2_X86_CPU_HAS_SSE42
 399         select BR2_X86_CPU_HAS_AVX
 400         select BR2_X86_CPU_HAS_AVX2
 401         select BR2_X86_CPU_HAS_AVX512
 402         select BR2_ARCH_NEEDS_GCC_AT_LEAST_9
 403 config BR2_x86_cooperlake
 404         bool "cooperlake"
 405         select BR2_X86_CPU_HAS_MMX
 406         select BR2_X86_CPU_HAS_SSE
 407         select BR2_X86_CPU_HAS_SSE2
 408         select BR2_X86_CPU_HAS_SSE3
 409         select BR2_X86_CPU_HAS_SSSE3
 410         select BR2_X86_CPU_HAS_SSE4
 411         select BR2_X86_CPU_HAS_SSE42
 412         select BR2_X86_CPU_HAS_AVX
 413         select BR2_X86_CPU_HAS_AVX2
 414         select BR2_X86_CPU_HAS_AVX512
 415         select BR2_ARCH_NEEDS_GCC_AT_LEAST_10
 416 config BR2_x86_tigerlake
 417         bool "tigerlake"
 418         select BR2_X86_CPU_HAS_MMX
 419         select BR2_X86_CPU_HAS_SSE
 420         select BR2_X86_CPU_HAS_SSE2
 421         select BR2_X86_CPU_HAS_SSE3
 422         select BR2_X86_CPU_HAS_SSSE3
 423         select BR2_X86_CPU_HAS_SSE4
 424         select BR2_X86_CPU_HAS_SSE42
 425         select BR2_X86_CPU_HAS_AVX
 426         select BR2_X86_CPU_HAS_AVX2
 427         select BR2_X86_CPU_HAS_AVX512
 428         select BR2_ARCH_NEEDS_GCC_AT_LEAST_9
 429 config BR2_x86_sapphirerapids
 430         bool "sapphirerapids"
 431         select BR2_X86_CPU_HAS_MMX
 432         select BR2_X86_CPU_HAS_SSE
 433         select BR2_X86_CPU_HAS_SSE2
 434         select BR2_X86_CPU_HAS_SSE3
 435         select BR2_X86_CPU_HAS_SSSE3
 436         select BR2_X86_CPU_HAS_SSE4
 437         select BR2_X86_CPU_HAS_SSE42
 438         select BR2_X86_CPU_HAS_AVX
 439         select BR2_X86_CPU_HAS_AVX2
 440         select BR2_X86_CPU_HAS_AVX512
 441         select BR2_ARCH_NEEDS_GCC_AT_LEAST_11
 442 config BR2_x86_alderlake
 443         bool "alderlake"
 444         select BR2_X86_CPU_HAS_MMX
 445         select BR2_X86_CPU_HAS_SSE
 446         select BR2_X86_CPU_HAS_SSE2
 447         select BR2_X86_CPU_HAS_SSE3
 448         select BR2_X86_CPU_HAS_SSSE3
 449         select BR2_X86_CPU_HAS_SSE4
 450         select BR2_X86_CPU_HAS_SSE42
 451         select BR2_X86_CPU_HAS_AVX
 452         select BR2_X86_CPU_HAS_AVX2
 453         select BR2_X86_CPU_HAS_AVX512
 454         select BR2_ARCH_NEEDS_GCC_AT_LEAST_11
 455 config BR2_x86_rocketlake
 456         bool "rocketlake"
 457         select BR2_X86_CPU_HAS_MMX
 458         select BR2_X86_CPU_HAS_SSE
 459         select BR2_X86_CPU_HAS_SSE2
 460         select BR2_X86_CPU_HAS_SSE3
 461         select BR2_X86_CPU_HAS_SSSE3
 462         select BR2_X86_CPU_HAS_SSE4
 463         select BR2_X86_CPU_HAS_SSE42
 464         select BR2_X86_CPU_HAS_AVX
 465         select BR2_X86_CPU_HAS_AVX2
 466         select BR2_X86_CPU_HAS_AVX512
 467         select BR2_ARCH_NEEDS_GCC_AT_LEAST_11
 468 config BR2_x86_k6
 469         bool "k6"
 470         depends on !BR2_x86_64
 471         select BR2_X86_CPU_HAS_MMX
 472 config BR2_x86_k6_2
 473         bool "k6-2"
 474         depends on !BR2_x86_64
 475         select BR2_X86_CPU_HAS_MMX
 476         select BR2_X86_CPU_HAS_3DNOW
 477 config BR2_x86_athlon
 478         bool "athlon"
 479         depends on !BR2_x86_64
 480         select BR2_X86_CPU_HAS_MMX
 481         select BR2_X86_CPU_HAS_3DNOW
 482 config BR2_x86_athlon_4
 483         bool "athlon-4"
 484         depends on !BR2_x86_64
 485         select BR2_X86_CPU_HAS_MMX
 486         select BR2_X86_CPU_HAS_SSE
 487         select BR2_X86_CPU_HAS_3DNOW
 488 config BR2_x86_opteron
 489         bool "opteron"
 490         select BR2_X86_CPU_HAS_MMX
 491         select BR2_X86_CPU_HAS_SSE
 492         select BR2_X86_CPU_HAS_SSE2
 493 config BR2_x86_opteron_sse3
 494         bool "opteron w/ SSE3"
 495         select BR2_X86_CPU_HAS_MMX
 496         select BR2_X86_CPU_HAS_SSE
 497         select BR2_X86_CPU_HAS_SSE2
 498         select BR2_X86_CPU_HAS_SSE3
 499 config BR2_x86_barcelona
 500         bool "barcelona"
 501         select BR2_X86_CPU_HAS_MMX
 502         select BR2_X86_CPU_HAS_SSE
 503         select BR2_X86_CPU_HAS_SSE2
 504         select BR2_X86_CPU_HAS_SSE3
 505 config BR2_x86_jaguar
 506         bool "jaguar"
 507         select BR2_X86_CPU_HAS_MMX
 508         select BR2_X86_CPU_HAS_SSE
 509         select BR2_X86_CPU_HAS_SSE2
 510         select BR2_X86_CPU_HAS_SSE3
 511         select BR2_X86_CPU_HAS_SSSE3
 512         select BR2_X86_CPU_HAS_SSE4
 513         select BR2_X86_CPU_HAS_SSE42
 514 config BR2_x86_steamroller
 515         bool "steamroller"
 516         select BR2_X86_CPU_HAS_MMX
 517         select BR2_X86_CPU_HAS_SSE
 518         select BR2_X86_CPU_HAS_SSE2
 519         select BR2_X86_CPU_HAS_SSE3
 520         select BR2_X86_CPU_HAS_SSSE3
 521         select BR2_X86_CPU_HAS_SSE4
 522         select BR2_X86_CPU_HAS_SSE42
 523 config BR2_x86_geode
 524         bool "geode"
 525         # Don't include MMX support because there several variant of geode
 526         # processor, some with MMX support, some without.
 527         # See: http://en.wikipedia.org/wiki/Geode_%28processor%29
 528         depends on !BR2_x86_64
 529 config BR2_x86_c3
 530         bool "Via/Cyrix C3 (Samuel/Ezra cores)"
 531         depends on !BR2_x86_64
 532         select BR2_X86_CPU_HAS_MMX
 533         select BR2_X86_CPU_HAS_3DNOW
 534 config BR2_x86_c32
 535         bool "Via C3-2 (Nehemiah cores)"
 536         depends on !BR2_x86_64
 537         select BR2_X86_CPU_HAS_MMX
 538         select BR2_X86_CPU_HAS_SSE
 539 config BR2_x86_winchip_c6
 540         bool "IDT Winchip C6"
 541         depends on !BR2_x86_64
 542         select BR2_X86_CPU_HAS_MMX
 543 config BR2_x86_winchip2
 544         bool "IDT Winchip 2"
 545         depends on !BR2_x86_64
 546         select BR2_X86_CPU_HAS_MMX
 547 endchoice
 548
 549 config BR2_ARCH
 550         default "i486"          if BR2_x86_i486
 551         default "i586"          if BR2_x86_i586
 552         default "i586"          if BR2_x86_x1000
 553         default "i586"          if BR2_x86_pentium_mmx
 554         default "i586"          if BR2_x86_geode
 555         default "i586"          if BR2_x86_c3
 556         default "i686"          if BR2_x86_c32
 557         default "i586"          if BR2_x86_winchip_c6
 558         default "i586"          if BR2_x86_winchip2
 559         # We use the property of Kconfig that the first match of a
 560         # list of default will be chosen. So the following entry will
 561         # not match for all BR2_i386=y configurations, but only the
 562         # ones that didn't match any of the previous cases (i486,
 563         # i586).
 564         default "i686"          if BR2_i386
 565         default "x86_64"        if BR2_x86_64
 566
 567 config BR2_NORMALIZED_ARCH
 568         default "i386"          if !BR2_x86_64
 569         default "x86_64"        if BR2_x86_64
 570
 571 config BR2_ENDIAN
 572         default "LITTLE"
 573
 574 config BR2_GCC_TARGET_ARCH
 575         default "i486"          if BR2_x86_i486
 576         default "i586"          if BR2_x86_i586
 577         default "i586"          if BR2_x86_x1000
 578         default "pentium-mmx"   if BR2_x86_pentium_mmx
 579         default "i686"          if BR2_x86_i686
 580         default "pentiumpro"    if BR2_x86_pentiumpro
 581         default "pentium-m"     if BR2_x86_pentium_m
 582         default "pentium2"      if BR2_x86_pentium2
 583         default "pentium3"      if BR2_x86_pentium3
 584         default "pentium4"      if BR2_x86_pentium4
 585         default "prescott"      if BR2_x86_prescott
 586         default "x86-64"        if BR2_x86_x86_64
 587         default "x86-64-v2"     if BR2_x86_x86_64_v2
 588         default "x86-64-v3"     if BR2_x86_x86_64_v3
 589         default "x86-64-v4"     if BR2_x86_x86_64_v4
 590         default "nocona"        if BR2_x86_nocona
 591         default "core2"         if BR2_x86_core2
 592         default "corei7"        if BR2_x86_corei7
 593         default "nehalem"       if BR2_x86_nehalem
 594         default "corei7-avx"    if BR2_x86_corei7_avx
 595         default "sandybridge"   if BR2_x86_sandybridge
 596         default "core-avx2"     if BR2_x86_core_avx2
 597         default "haswell"       if BR2_x86_haswell
 598         default "broadwell"     if BR2_x86_broadwell
 599         default "skylake"       if BR2_x86_skylake
 600         default "atom"          if BR2_x86_atom
 601         default "bonnell"       if BR2_x86_bonnell
 602         default "westmere"      if BR2_x86_westmere
 603         default "silvermont"    if BR2_x86_silvermont
 604         default "goldmont"      if BR2_x86_goldmont
 605         default "goldmont-plus" if BR2_x86_goldmont_plus
 606         default "tremont"       if BR2_x86_tremont
 607         default "skylake-avx512" if BR2_x86_skylake_avx512
 608         default "cannonlake"    if BR2_x86_cannonlake
 609         default "icelake-client" if BR2_x86_icelake_client
 610         default "icelake-server" if BR2_x86_icelake_server
 611         default "cascadelake"   if BR2_x86_cascadelake
 612         default "cooperlake"    if BR2_x86_cooperlake
 613         default "tigerlake"     if BR2_x86_tigerlake
 614         default "sapphirerapids" if BR2_x86_sapphirerapids
 615         default "alderlake"     if BR2_x86_alderlake
 616         default "rocketlake"    if BR2_x86_rocketlake
 617         default "k8"            if BR2_x86_opteron
 618         default "k8-sse3"       if BR2_x86_opteron_sse3
 619         default "barcelona"     if BR2_x86_barcelona
 620         default "btver2"        if BR2_x86_jaguar
 621         default "bdver3"        if BR2_x86_steamroller
 622         default "k6"            if BR2_x86_k6
 623         default "k6-2"          if BR2_x86_k6_2
 624         default "athlon"        if BR2_x86_athlon
 625         default "athlon-4"      if BR2_x86_athlon_4
 626         default "winchip-c6"    if BR2_x86_winchip_c6
 627         default "winchip2"      if BR2_x86_winchip2
 628         default "c3"            if BR2_x86_c3
 629         default "c3-2"          if BR2_x86_c32
 630         default "geode"         if BR2_x86_geode
 631
 632 config BR2_READELF_ARCH_NAME
 633         default "Intel 80386"                   if BR2_i386
 634         default "Advanced Micro Devices X86-64" if BR2_x86_64
 635
 636 # vim: ft=kconfig
 637 # -*- mode:kconfig; -*-