]> Git Repo - binutils.git/blob - sim/v850/ChangeLog
* simops.c: Handle "satadd", "satsub", "satsubi", "satsubr".
[binutils.git] / sim / v850 / ChangeLog
1 Thu Aug 29 13:53:29 1996  Jeffrey A Law  ([email protected])
2
3         * simops.c: Handle "satadd", "satsub", "satsubi", "satsubr".
4
5         * interp.c (do_format_5): Get operands correctly and
6         call the target function.
7         (sim_resume): Don't do a PC update for format 5 instructions.
8         * simops.c: Handle "jarl" and "jmp" instructions.
9
10         * simops.c: Fix minor typos.  Handle "cmp", "setf", "tst"
11         "di", and "ei" instructions correctly.
12
13         * interp.c (do_format_3): Get operands correctly and call
14         the target function.
15         * simops.c: Handle bCC instructions.
16
17         * simops.c: Add condition code handling to shift insns.
18         Fix minor typos in condition code handling for other insns.
19
20         * Makefile.in: Fix typo.
21         * simops.c: Add condition code handling to "sub" "subr" and
22         "divh" instructions.
23
24         * interp.c (hash): Update to be more accurate.
25         (lookup_hash): Call hash rather than computing the hash
26         code here.
27         (do_format_1_2): Handle format 1 and format 2 instructions.
28         Get operands correctly and call the target function.
29         (do_format_6): Get operands correctly and call the target
30         function.
31         (do_formats_9_10): Rough cut so shift ops will work.
32         (sim_resume): Tweak to deal with format 1 and format 2
33         handling in a single funtion.  Don't update the PC
34         for format 3 insns.  Fix typos.
35         * simops.c: Slightly reorganize.  Add condition code handling
36         to "add", "addi", "and", "andi", "or", "ori", "xor", "xori"
37         and "not" instructions.
38         * v850_sim.h (reg_t): Registers are 32bits.
39         (_state): The V850 has 32 general registers.  Add a 32bit
40         psw and pc register too.  Add accessor macros
41
42         * Makefile.in, interp.c, v850_sim.h: Bring over endianness
43         changes from the d10v simulator.
44
45         * simops.c: Add shift support.
46
47         * simops.c: Add multiply & divide support.  Abort for system
48         instructions.
49
50         * simops.c: Add logicals, mov, movhi, movea, add, addi, sub
51         and subr.  No condition codes yet.
52
53 Wed Aug 28 13:53:22 1996  Jeffrey A Law  ([email protected])
54
55         * ChangeLog, Makefile.in, configure, configure.in, v850_sim.h, 
56         gencode.c, interp.c, simops.c: Created.
57
This page took 0.029105 seconds and 4 git commands to generate.