board/k+p/kp_imx6q_tpc/kp_imx6q_tpc.c

   1 // SPDX-License-Identifier: GPL-2.0+
   2 /*
   3  * K+P iMX6Q KP_IMX6Q_TPC board configuration
   4  *
   5  * Copyright (C) 2018 Lukasz Majewski <[email protected]>
   6  */
   7
   8 #include <common.h>
   9 #include <asm/arch/clock.h>
  10 #include <asm/arch/crm_regs.h>
  11 #include <asm/arch/imx-regs.h>
  12 #include <asm/arch/iomux.h>
  13 #include <asm/arch/mx6-pins.h>
  14 #include <asm/arch/sys_proto.h>
  15 #include <asm/gpio.h>
  16 #include <asm/io.h>
  17 #include <asm/mach-imx/boot_mode.h>
  18 #include <asm/mach-imx/iomux-v3.h>
  19 #include <asm/mach-imx/mxc_i2c.h>
  20 #include <env.h>
  21 #include <errno.h>
  22 #include <fsl_esdhc_imx.h>
  23 #include <fuse.h>
  24 #include <i2c.h>
  25 #include <miiphy.h>
  26 #include <mmc.h>
  27 #include <net.h>
  28 #include <netdev.h>
  29 #include <usb.h>
  30 #include <usb/ehci-ci.h>
  31
  32 DECLARE_GLOBAL_DATA_PTR;
  33
  34 #define ENET_PAD_CTRL                                                   \
  35         (PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | PAD_CTL_DSE_40ohm |  \
  36          PAD_CTL_HYS)
  37
  38 #define I2C_PAD_CTRL                                                    \
  39         (PAD_CTL_PUS_100K_UP | PAD_CTL_SPEED_MED | PAD_CTL_DSE_40ohm |  \
  40         PAD_CTL_HYS | PAD_CTL_ODE | PAD_CTL_SRE_FAST)
  41
  42 #define PC                      MUX_PAD_CTRL(I2C_PAD_CTRL)
  43
  44 static struct i2c_pads_info kp_imx6q_tpc_i2c_pad_info0 = {
  45         .scl = {
  46                 .i2c_mode  = MX6Q_PAD_CSI0_DAT9__I2C1_SCL | PC,
  47                 .gpio_mode = MX6Q_PAD_CSI0_DAT9__GPIO5_IO27 | PC,
  48                 .gp = IMX_GPIO_NR(5, 27)
  49         },
  50         .sda = {
  51                  .i2c_mode = MX6Q_PAD_CSI0_DAT8__I2C1_SDA | PC,
  52                  .gpio_mode = MX6Q_PAD_CSI0_DAT8__GPIO5_IO26 | PC,
  53                  .gp = IMX_GPIO_NR(5, 26)
  54         }
  55 };
  56
  57 static struct i2c_pads_info kp_imx6q_tpc_i2c_pad_info1 = {
  58         .scl = {
  59                 .i2c_mode  = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC,
  60                 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC,
  61                 .gp = IMX_GPIO_NR(4, 12)
  62         },
  63         .sda = {
  64                  .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC,
  65                  .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC,
  66                  .gp = IMX_GPIO_NR(4, 13)
  67         }
  68 };
  69
  70 int dram_init(void)
  71 {
  72         gd->ram_size = imx_ddr_size();
  73         return 0;
  74 }
  75
  76 /*
  77  * Do not overwrite the console
  78  * Use always serial for U-Boot console
  79  */
  80 int overwrite_console(void)
  81 {
  82         return 1;
  83 }
  84
  85 #ifdef CONFIG_FEC_MXC
  86 static iomux_v3_cfg_t const enet_pads[] = {
  87         IOMUX_PADS(PAD_ENET_MDIO__ENET_MDIO     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  88         IOMUX_PADS(PAD_ENET_MDC__ENET_MDC       | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  89         IOMUX_PADS(PAD_RGMII_TXC__RGMII_TXC     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  90         IOMUX_PADS(PAD_RGMII_TD0__RGMII_TD0     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  91         IOMUX_PADS(PAD_RGMII_TD1__RGMII_TD1     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  92         IOMUX_PADS(PAD_RGMII_TD2__RGMII_TD2     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  93         IOMUX_PADS(PAD_RGMII_TD3__RGMII_TD3     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  94         IOMUX_PADS(PAD_RGMII_TX_CTL__RGMII_TX_CTL |
  95                    MUX_PAD_CTRL(ENET_PAD_CTRL)),
  96         IOMUX_PADS(PAD_ENET_REF_CLK__ENET_TX_CLK | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  97         IOMUX_PADS(PAD_RGMII_RXC__RGMII_RXC     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  98         IOMUX_PADS(PAD_RGMII_RD0__RGMII_RD0     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
  99         IOMUX_PADS(PAD_RGMII_RD1__RGMII_RD1     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
 100         IOMUX_PADS(PAD_RGMII_RD2__RGMII_RD2     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
 101         IOMUX_PADS(PAD_RGMII_RD3__RGMII_RD3     | MUX_PAD_CTRL(ENET_PAD_CTRL)),
 102         IOMUX_PADS(PAD_RGMII_RX_CTL__RGMII_RX_CTL |
 103                    MUX_PAD_CTRL(ENET_PAD_CTRL)),
 104         /* AR8031 PHY Reset */
 105         IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25  | MUX_PAD_CTRL(NO_PAD_CTRL)),
 106 };
 107
 108 static void eth_phy_reset(void)
 109 {
 110         /* Reset AR8031 PHY */
 111         gpio_direction_output(IMX_GPIO_NR(1, 25), 0);
 112         mdelay(10);
 113         gpio_set_value(IMX_GPIO_NR(1, 25), 1);
 114         udelay(100);
 115 }
 116
 117 static int setup_fec_clock(void)
 118 {
 119         struct iomuxc *iomuxc_regs = (struct iomuxc *)IOMUXC_BASE_ADDR;
 120
 121         /* set gpr1[21] to select anatop clock */
 122         clrsetbits_le32(&iomuxc_regs->gpr[1], IOMUXC_GPR1_ENET_CLK_SEL_MASK,
 123                         IOMUXC_GPR1_ENET_CLK_SEL_MASK);
 124
 125         return enable_fec_anatop_clock(0, ENET_50MHZ);
 126 }
 127
 128 int board_eth_init(bd_t *bis)
 129 {
 130         SETUP_IOMUX_PADS(enet_pads);
 131         setup_fec_clock();
 132         eth_phy_reset();
 133
 134         return cpu_eth_init(bis);
 135 }
 136
 137 static int ar8031_phy_fixup(struct phy_device *phydev)
 138 {
 139         unsigned short val;
 140
 141         /* To enable AR8031 output a 125MHz clk from CLK_25M */
 142         phy_write(phydev, MDIO_DEVAD_NONE, 0xd, 0x7);
 143         phy_write(phydev, MDIO_DEVAD_NONE, 0xe, 0x8016);
 144         phy_write(phydev, MDIO_DEVAD_NONE, 0xd, 0x4007);
 145
 146         val = phy_read(phydev, MDIO_DEVAD_NONE, 0xe);
 147         val &= 0xffe3;
 148         val |= 0x18;
 149         phy_write(phydev, MDIO_DEVAD_NONE, 0xe, val);
 150
 151         /* introduce tx clock delay */
 152         phy_write(phydev, MDIO_DEVAD_NONE, 0x1d, 0x5);
 153         val = phy_read(phydev, MDIO_DEVAD_NONE, 0x1e);
 154         val |= 0x0100;
 155         phy_write(phydev, MDIO_DEVAD_NONE, 0x1e, val);
 156
 157         return 0;
 158 }
 159
 160 int board_phy_config(struct phy_device *phydev)
 161 {
 162         ar8031_phy_fixup(phydev);
 163
 164         if (phydev->drv->config)
 165                 phydev->drv->config(phydev);
 166
 167         return 0;
 168 }
 169 #endif
 170
 171 #ifdef CONFIG_FSL_ESDHC_IMX
 172
 173 #define USDHC2_CD_GPIO  IMX_GPIO_NR(1, 4)
 174 static struct fsl_esdhc_cfg usdhc_cfg[] = {
 175         { USDHC2_BASE_ADDR },
 176         { USDHC4_BASE_ADDR },
 177 };
 178
 179 int board_mmc_getcd(struct mmc *mmc)
 180 {
 181         struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv;
 182
 183         switch (cfg->esdhc_base) {
 184         case USDHC2_BASE_ADDR:
 185                 return !gpio_get_value(USDHC2_CD_GPIO);
 186         case USDHC4_BASE_ADDR:
 187                 return 1; /* eMMC/uSDHC4 is always present */
 188         }
 189
 190         return 0;
 191 }
 192
 193 int board_mmc_init(bd_t *bis)
 194 {
 195         int i, ret;
 196
 197         /*
 198          * According to the board_mmc_init() the following map is done:
 199          * (U-Boot device node)    (Physical Port)
 200          * mmc0                    micro SD
 201          * mmc2                    eMMC
 202          */
 203         gpio_direction_input(USDHC2_CD_GPIO);
 204
 205         usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK);
 206         usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC4_CLK);
 207
 208         for (i = 0; i < CONFIG_SYS_FSL_USDHC_NUM; i++) {
 209                 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[i]);
 210                 if (ret)
 211                         return ret;
 212         }
 213
 214         return 0;
 215 }
 216 #endif
 217
 218 #ifdef CONFIG_USB_EHCI_MX6
 219 static void setup_usb(void)
 220 {
 221         /*
 222          * Set daisy chain for otg_pin_id on MX6Q.
 223          * For MX6DL, this bit is reserved.
 224          */
 225         imx_iomux_set_gpr_register(1, 13, 1, 0);
 226 }
 227
 228 int board_usb_phy_mode(int port)
 229 {
 230         if (port == 1)
 231                 return USB_INIT_HOST;
 232         else
 233                 return USB_INIT_DEVICE;
 234 }
 235
 236 int board_ehci_power(int port, int on)
 237 {
 238         switch (port) {
 239         case 0:
 240                 break;
 241         case 1:
 242                 gpio_direction_output(IMX_GPIO_NR(3, 31), !!on);
 243                 break;
 244         default:
 245                 printf("MXC USB port %d not yet supported\n", port);
 246                 return -EINVAL;
 247         }
 248
 249         return 0;
 250 }
 251 #endif
 252
 253 int board_early_init_f(void)
 254 {
 255 #ifdef CONFIG_USB_EHCI_MX6
 256         setup_usb();
 257 #endif
 258
 259         return 0;
 260 }
 261
 262 int board_init(void)
 263 {
 264         struct mxc_ccm_reg *mxc_ccm = (struct mxc_ccm_reg *)CCM_BASE_ADDR;
 265
 266         /* address of boot parameters */
 267         gd->bd->bi_boot_params = PHYS_SDRAM + 0x100;
 268
 269         /* Enable eim_slow clocks */
 270         setbits_le32(&mxc_ccm->CCGR6, 0x1 << MXC_CCM_CCGR6_EMI_SLOW_OFFSET);
 271
 272         setup_i2c(0, CONFIG_SYS_I2C_SPEED, 0x7f, &kp_imx6q_tpc_i2c_pad_info0);
 273         setup_i2c(1, CONFIG_SYS_I2C_SPEED, 0x7f, &kp_imx6q_tpc_i2c_pad_info1);
 274
 275         return 0;
 276 }
 277
 278 #ifdef CONFIG_CMD_BMODE
 279 static const struct boot_mode board_boot_modes[] = {
 280         /* 4 bit bus width */
 281         {"sd2",  MAKE_CFGVAL(0x40, 0x28, 0x00, 0x00)},
 282         /* 8 bit bus width */
 283         {"emmc", MAKE_CFGVAL(0x60, 0x58, 0x00, 0x00)},
 284         {NULL,   0},
 285 };
 286 #endif
 287
 288 int board_late_init(void)
 289 {
 290 #ifdef CONFIG_CMD_BMODE
 291         add_board_boot_modes(board_boot_modes);
 292 #endif
 293
 294         env_set("boardname", "kp-tpc");
 295         env_set("boardsoc", "imx6q");
 296         return 0;
 297 }
 298
 299 int checkboard(void)
 300 {
 301         puts("Board: K+P KP_IMX6Q_TPC i.MX6Q\n");
 302         return 0;
 303 }