]> Git Repo - J-u-boot.git/blame - drivers/misc/fsl_ifc.c
projects / J-u-boot.git / blame
? search:
summary | shortlog | log | commit | commitdiff | tree
blob | blame (incremental) | history | HEAD
Merge tag 'u-boot-imx-master-20250127' of https://gitlab.denx.de/u-boot/custodians...
[J-u-boot.git] / drivers / misc / fsl_ifc.c
CommitLineData
83d290c5 1// SPDX-License-Identifier: GPL-2.0+
d789b5f5
DD		 2/*
3 * Copyright 2010-2011 Freescale Semiconductor, Inc.
4 * Author: Dipen Dudhat <[email protected]>
d789b5f5
DD		 5 */
6
03de305e 7#include <config.h>
0b66513b 8#include <fsl_ifc.h>
e6f6f9e6 9#include <part.h>
d789b5f5 10
bf0f7910 11#ifdef CONFIG_TFABOOT
9bd5fe70
PG		 12struct ifc_regs ifc_cfg_default_boot[CONFIG_SYS_FSL_IFC_BANK_COUNT] = {
13 {
14 "cs0",
65cc0e2a
TR		 15#if defined(CFG_SYS_CSPR0) && defined(CFG_SYS_CSOR0)
16 CFG_SYS_CSPR0,
17#ifdef CFG_SYS_CSPR0_EXT
18 CFG_SYS_CSPR0_EXT,
9bd5fe70
PG		 19#else
20 0,
21#endif
65cc0e2a
TR		 22#ifdef CFG_SYS_AMASK0
23 CFG_SYS_AMASK0,
9bd5fe70
PG		 24#else
25 0,
26#endif
65cc0e2a 27 CFG_SYS_CSOR0,
9bd5fe70 28 {
65cc0e2a
TR		 29 CFG_SYS_CS0_FTIM0,
30 CFG_SYS_CS0_FTIM1,
31 CFG_SYS_CS0_FTIM2,
32 CFG_SYS_CS0_FTIM3,
9bd5fe70 33 },
65cc0e2a
TR		 34#ifdef CFG_SYS_CSOR0_EXT
35 CFG_SYS_CSOR0_EXT,
9bd5fe70
PG		 36#else
37 0,
38#endif
65cc0e2a
TR		 39#ifdef CFG_SYS_CSPR0_FINAL
40 CFG_SYS_CSPR0_FINAL,
9bd5fe70
PG		 41#else
42 0,
ffdf8890 43#endif
65cc0e2a
TR		 44#ifdef CFG_SYS_AMASK0_FINAL
45 CFG_SYS_AMASK0_FINAL,
9bd5fe70
PG		 46#else
47 0,
d789b5f5 48#endif
bc6bbd6b 49#endif
9bd5fe70 50 },
d789b5f5 51
9bd5fe70
PG		 52#if CONFIG_SYS_FSL_IFC_BANK_COUNT >= 2
53 {
54 "cs1",
65cc0e2a
TR		 55#if defined(CFG_SYS_CSPR1) && defined(CFG_SYS_CSOR1)
56 CFG_SYS_CSPR1,
57#ifdef CFG_SYS_CSPR1_EXT
58 CFG_SYS_CSPR1_EXT,
9bd5fe70
PG		 59#else
60 0,
61#endif
65cc0e2a
TR		 62#ifdef CFG_SYS_AMASK1
63 CFG_SYS_AMASK1,
9bd5fe70
PG		 64#else
65 0,
66#endif
65cc0e2a 67 CFG_SYS_CSOR1,
9bd5fe70 68 {
65cc0e2a
TR		 69 CFG_SYS_CS1_FTIM0,
70 CFG_SYS_CS1_FTIM1,
71 CFG_SYS_CS1_FTIM2,
72 CFG_SYS_CS1_FTIM3,
9bd5fe70 73 },
65cc0e2a
TR		 74#ifdef CFG_SYS_CSOR1_EXT
75 CFG_SYS_CSOR1_EXT,
9bd5fe70
PG		 76#else
77 0,
71220f80 78#endif
65cc0e2a
TR		 79#ifdef CFG_SYS_CSPR1_FINAL
80 CFG_SYS_CSPR1_FINAL,
9bd5fe70
PG		 81#else
82 0,
83#endif
65cc0e2a
TR		 84#ifdef CFG_SYS_AMASK1_FINAL
85 CFG_SYS_AMASK1_FINAL,
9bd5fe70
PG		 86#else
87 0,
88#endif
89#endif
90 },
d789b5f5
DD		 91#endif
92
9bd5fe70
PG		 93#if CONFIG_SYS_FSL_IFC_BANK_COUNT >= 3
94 {
95 "cs2",
65cc0e2a
TR		 96#if defined(CFG_SYS_CSPR2) && defined(CFG_SYS_CSOR2)
97 CFG_SYS_CSPR2,
98#ifdef CFG_SYS_CSPR2_EXT
99 CFG_SYS_CSPR2_EXT,
9bd5fe70
PG		 100#else
101 0,
102#endif
65cc0e2a
TR		 103#ifdef CFG_SYS_AMASK2
104 CFG_SYS_AMASK2,
9bd5fe70
PG		 105#else
106 0,
107#endif
65cc0e2a 108 CFG_SYS_CSOR2,
9bd5fe70 109 {
65cc0e2a
TR		 110 CFG_SYS_CS2_FTIM0,
111 CFG_SYS_CS2_FTIM1,
112 CFG_SYS_CS2_FTIM2,
113 CFG_SYS_CS2_FTIM3,
9bd5fe70 114 },
65cc0e2a
TR		 115#ifdef CFG_SYS_CSOR2_EXT
116 CFG_SYS_CSOR2_EXT,
9bd5fe70
PG		 117#else
118 0,
119#endif
65cc0e2a
TR		 120#ifdef CFG_SYS_CSPR2_FINAL
121 CFG_SYS_CSPR2_FINAL,
9bd5fe70
PG		 122#else
123 0,
124#endif
65cc0e2a
TR		 125#ifdef CFG_SYS_AMASK2_FINAL
126 CFG_SYS_AMASK2_FINAL,
9bd5fe70
PG		 127#else
128 0,
71220f80 129#endif
9bd5fe70
PG		 130#endif
131 },
d789b5f5
DD		 132#endif
133
9bd5fe70
PG		 134#if CONFIG_SYS_FSL_IFC_BANK_COUNT >= 4
135 {
136 "cs3",
65cc0e2a
TR		 137#if defined(CFG_SYS_CSPR3) && defined(CFG_SYS_CSOR3)
138 CFG_SYS_CSPR3,
139#ifdef CFG_SYS_CSPR3_EXT
140 CFG_SYS_CSPR3_EXT,
9bd5fe70
PG		 141#else
142 0,
143#endif
65cc0e2a
TR		 144#ifdef CFG_SYS_AMASK3
145 CFG_SYS_AMASK3,
9bd5fe70
PG		 146#else
147 0,
148#endif
65cc0e2a 149 CFG_SYS_CSOR3,
9bd5fe70 150 {
65cc0e2a
TR		 151 CFG_SYS_CS3_FTIM0,
152 CFG_SYS_CS3_FTIM1,
153 CFG_SYS_CS3_FTIM2,
154 CFG_SYS_CS3_FTIM3,
9bd5fe70 155 },
65cc0e2a
TR		 156#ifdef CFG_SYS_CSOR3_EXT
157 CFG_SYS_CSOR3_EXT,
9bd5fe70
PG		 158#else
159 0,
160#endif
65cc0e2a
TR		 161#ifdef CFG_SYS_CSPR3_FINAL
162 CFG_SYS_CSPR3_FINAL,
9bd5fe70
PG		 163#else
164 0,
165#endif
65cc0e2a
TR		 166#ifdef CFG_SYS_AMASK3_FINAL
167 CFG_SYS_AMASK3_FINAL,
9bd5fe70
PG		 168#else
169 0,
71220f80 170#endif
9bd5fe70
PG		 171#endif
172 },
d789b5f5 173#endif
362ee04b 174
9bd5fe70
PG		 175#if CONFIG_SYS_FSL_IFC_BANK_COUNT >= 5
176 {
177 "cs4",
65cc0e2a
TR		 178#if defined(CFG_SYS_CSPR4) && defined(CFG_SYS_CSOR4)
179 CFG_SYS_CSPR4,
180#ifdef CFG_SYS_CSPR4_EXT
181 CFG_SYS_CSPR4_EXT,
9bd5fe70
PG		 182#else
183 0,
184#endif
65cc0e2a
TR		 185#ifdef CFG_SYS_AMASK4
186 CFG_SYS_AMASK4,
9bd5fe70
PG		 187#else
188 0,
189#endif
65cc0e2a 190 CFG_SYS_CSOR4,
9bd5fe70 191 {
65cc0e2a
TR		 192 CFG_SYS_CS4_FTIM0,
193 CFG_SYS_CS4_FTIM1,
194 CFG_SYS_CS4_FTIM2,
195 CFG_SYS_CS4_FTIM3,
9bd5fe70 196 },
65cc0e2a
TR		 197#ifdef CFG_SYS_CSOR4_EXT
198 CFG_SYS_CSOR4_EXT,
9bd5fe70
PG		 199#else
200 0,
71220f80 201#endif
65cc0e2a
TR		 202#ifdef CFG_SYS_CSPR4_FINAL
203 CFG_SYS_CSPR4_FINAL,
9bd5fe70
PG		 204#else
205 0,
206#endif
65cc0e2a
TR		 207#ifdef CFG_SYS_AMASK4_FINAL
208 CFG_SYS_AMASK4_FINAL,
9bd5fe70
PG		 209#else
210 0,
211#endif
212#endif
213 },
362ee04b
MH		 214#endif
215
9bd5fe70
PG		 216#if CONFIG_SYS_FSL_IFC_BANK_COUNT >= 6
217 {
218 "cs5",
219#if defined(CONFIG_SYS_CSPR5) && defined(CONFIG_SYS_CSOR5)
220 CONFIG_SYS_CSPR5,
362ee04b 221#ifdef CONFIG_SYS_CSPR5_EXT
9bd5fe70
PG		 222 CONFIG_SYS_CSPR5_EXT,
223#else
224 0,
225#endif
226#ifdef CONFIG_SYS_AMASK5
227 CONFIG_SYS_AMASK5,
228#else
229 0,
230#endif
231 CONFIG_SYS_CSOR5,
232 {
233 CONFIG_SYS_CS5_FTIM0,
234 CONFIG_SYS_CS5_FTIM1,
235 CONFIG_SYS_CS5_FTIM2,
236 CONFIG_SYS_CS5_FTIM3,
237 },
71220f80 238#ifdef CONFIG_SYS_CSOR5_EXT
9bd5fe70
PG		 239 CONFIG_SYS_CSOR5_EXT,
240#else
241 0,
71220f80 242#endif
9bd5fe70
PG		 243#ifdef CONFIG_SYS_CSPR5_FINAL
244 CONFIG_SYS_CSPR5_FINAL,
245#else
246 0,
247#endif
248#ifdef CONFIG_SYS_AMASK5_FINAL
249 CONFIG_SYS_AMASK5_FINAL,
250#else
251 0,
252#endif
253#endif
254 },
362ee04b
MH		 255#endif
256
9bd5fe70
PG		 257#if CONFIG_SYS_FSL_IFC_BANK_COUNT >= 7
258 {
259 "cs6",
65cc0e2a
TR		 260#if defined(CFG_SYS_CSPR6) && defined(CFG_SYS_CSOR6)
261 CFG_SYS_CSPR6,
262#ifdef CFG_SYS_CSPR6_EXT
263 CFG_SYS_CSPR6_EXT,
9bd5fe70
PG		 264#else
265 0,
266#endif
65cc0e2a
TR		 267#ifdef CFG_SYS_AMASK6
268 CFG_SYS_AMASK6,
9bd5fe70
PG		 269#else
270 0,
271#endif
65cc0e2a 272 CFG_SYS_CSOR6,
9bd5fe70 273 {
65cc0e2a
TR		 274 CFG_SYS_CS6_FTIM0,
275 CFG_SYS_CS6_FTIM1,
276 CFG_SYS_CS6_FTIM2,
277 CFG_SYS_CS6_FTIM3,
9bd5fe70 278 },
65cc0e2a
TR		 279#ifdef CFG_SYS_CSOR6_EXT
280 CFG_SYS_CSOR6_EXT,
9bd5fe70
PG		 281#else
282 0,
71220f80 283#endif
65cc0e2a
TR		 284#ifdef CFG_SYS_CSPR6_FINAL
285 CFG_SYS_CSPR6_FINAL,
9bd5fe70
PG		 286#else
287 0,
288#endif
65cc0e2a
TR		 289#ifdef CFG_SYS_AMASK6_FINAL
290 CFG_SYS_AMASK6_FINAL,
9bd5fe70
PG		 291#else
292 0,
293#endif
294#endif
295 },
362ee04b
MH		 296#endif
297
9bd5fe70
PG		 298#if CONFIG_SYS_FSL_IFC_BANK_COUNT >= 8
299 {
300 "cs7",
65cc0e2a
TR		 301#if defined(CFG_SYS_CSPR7) && defined(CFG_SYS_CSOR7)
302 CFG_SYS_CSPR7,
303#ifdef CFG_SYS_CSPR7_EXT
304 CFG_SYS_CSPR7_EXT,
9bd5fe70
PG		 305#else
306 0,
362ee04b 307#endif
65cc0e2a
TR		 308#ifdef CFG_SYS_AMASK7
309 CFG_SYS_AMASK7,
9bd5fe70
PG		 310#else
311 0,
71220f80 312#endif
65cc0e2a
TR		 313 CFG_SYS_CSOR7,
314#ifdef CFG_SYS_CSOR7_EXT
315 CFG_SYS_CSOR7_EXT,
9bd5fe70
PG		 316#else
317 0,
318#endif
319 {
65cc0e2a
TR		 320 CFG_SYS_CS7_FTIM0,
321 CFG_SYS_CS7_FTIM1,
322 CFG_SYS_CS7_FTIM2,
323 CFG_SYS_CS7_FTIM3,
9bd5fe70 324 },
65cc0e2a
TR		 325#ifdef CFG_SYS_CSPR7_FINAL
326 CFG_SYS_CSPR7_FINAL,
9bd5fe70
PG		 327#else
328 0,
329#endif
65cc0e2a
TR		 330#ifdef CFG_SYS_AMASK7_FINAL
331 CFG_SYS_AMASK7_FINAL,
9bd5fe70
PG		 332#else
333 0,
334#endif
335#endif
336 },
337#endif
338};
362ee04b 339
9bd5fe70
PG		 340__weak void ifc_cfg_boot_info(struct ifc_regs_info *regs_info)
341{
342 regs_info->regs = ifc_cfg_default_boot;
343 regs_info->cs_size = CONFIG_SYS_FSL_IFC_BANK_COUNT;
344}
bf0f7910 345#endif
9bd5fe70
PG		 346
347void print_ifc_regs(void)
348{
349 int i, j;
350
351 printf("IFC Controller Registers\n");
352 for (i = 0; i < CONFIG_SYS_FSL_IFC_BANK_COUNT; i++) {
353 printf("CSPR%d:0x%08X\tAMASK%d:0x%08X\tCSOR%d:0x%08X\n",
354 i, get_ifc_cspr(i), i, get_ifc_amask(i),
355 i, get_ifc_csor(i));
356 for (j = 0; j < 4; j++)
357 printf("IFC_FTIM%d:0x%08X\n", j, get_ifc_ftim(i, j));
358 }
359}
360
bf0f7910 361#ifdef CONFIG_TFABOOT
9bd5fe70
PG		 362void init_early_memctl_regs(void)
363{
364 int i, j;
365 struct ifc_regs *regs;
366 struct ifc_regs_info regs_info = {0};
367
368 ifc_cfg_boot_info(&regs_info);
369 regs = regs_info.regs;
370
371 for (i = 0 ; i < regs_info.cs_size; i++) {
372 if (regs[i].pr && (regs[i].pr & CSPR_V)) {
373 /* skip setting cspr/csor_ext in below condition */
684787e7 374 if (!(IS_ENABLED(CONFIG_A003399_NOR_WORKAROUND) &&
9bd5fe70
PG		 375 i == 0 &&
376 ((regs[0].pr & CSPR_MSEL) == CSPR_MSEL_NOR))) {
377 if (regs[i].pr_ext)
378 set_ifc_cspr_ext(i, regs[i].pr_ext);
379 if (regs[i].or_ext)
380 set_ifc_csor_ext(i, regs[i].or_ext);
381 }
382
383 for (j = 0; j < ARRAY_SIZE(regs->ftim); j++)
384 set_ifc_ftim(i, j, regs[i].ftim[j]);
385
386 set_ifc_csor(i, regs[i].or);
387 set_ifc_amask(i, regs[i].amask);
388 set_ifc_cspr(i, regs[i].pr);
389 }
390 }
d789b5f5 391}
e77224e2
YS		 392
393void init_final_memctl_regs(void)
394{
9bd5fe70
PG		 395 int i;
396 struct ifc_regs *regs;
397 struct ifc_regs_info regs_info;
398
399 ifc_cfg_boot_info(&regs_info);
400 regs = regs_info.regs;
401
402 for (i = 0 ; i < regs_info.cs_size && i < ARRAY_SIZE(regs->ftim); i++) {
403 if (!(regs[i].pr_final & CSPR_V))
404 continue;
405 if (regs[i].pr_final)
406 set_ifc_cspr(i, regs[i].pr_final);
407 if (regs[i].amask_final)
408 set_ifc_amask(i, (i == 1) ? regs[i].amask_final :
409 regs[i].amask);
410 }
e77224e2 411}
bf0f7910
RB		 412#else
413void init_early_memctl_regs(void)
414{
65cc0e2a
TR		 415#if defined(CFG_SYS_CSPR0) && defined(CFG_SYS_CSOR0)
416 set_ifc_ftim(IFC_CS0, IFC_FTIM0, CFG_SYS_CS0_FTIM0);
417 set_ifc_ftim(IFC_CS0, IFC_FTIM1, CFG_SYS_CS0_FTIM1);
418 set_ifc_ftim(IFC_CS0, IFC_FTIM2, CFG_SYS_CS0_FTIM2);
419 set_ifc_ftim(IFC_CS0, IFC_FTIM3, CFG_SYS_CS0_FTIM3);
bf0f7910
RB		 420
421#ifndef CONFIG_A003399_NOR_WORKAROUND
65cc0e2a
TR		 422#ifdef CFG_SYS_CSPR0_EXT
423 set_ifc_cspr_ext(IFC_CS0, CFG_SYS_CSPR0_EXT);
bf0f7910 424#endif
65cc0e2a
TR		 425#ifdef CFG_SYS_CSOR0_EXT
426 set_ifc_csor_ext(IFC_CS0, CFG_SYS_CSOR0_EXT);
bf0f7910 427#endif
65cc0e2a
TR		 428 set_ifc_cspr(IFC_CS0, CFG_SYS_CSPR0);
429 set_ifc_amask(IFC_CS0, CFG_SYS_AMASK0);
430 set_ifc_csor(IFC_CS0, CFG_SYS_CSOR0);
bf0f7910
RB		 431#endif
432#endif
433
65cc0e2a
TR		 434#ifdef CFG_SYS_CSPR1_EXT
435 set_ifc_cspr_ext(IFC_CS1, CFG_SYS_CSPR1_EXT);
bf0f7910 436#endif
65cc0e2a
TR		 437#ifdef CFG_SYS_CSOR1_EXT
438 set_ifc_csor_ext(IFC_CS1, CFG_SYS_CSOR1_EXT);
bf0f7910 439#endif
65cc0e2a
TR		 440#if defined(CFG_SYS_CSPR1) && defined(CFG_SYS_CSOR1)
441 set_ifc_ftim(IFC_CS1, IFC_FTIM0, CFG_SYS_CS1_FTIM0);
442 set_ifc_ftim(IFC_CS1, IFC_FTIM1, CFG_SYS_CS1_FTIM1);
443 set_ifc_ftim(IFC_CS1, IFC_FTIM2, CFG_SYS_CS1_FTIM2);
444 set_ifc_ftim(IFC_CS1, IFC_FTIM3, CFG_SYS_CS1_FTIM3);
bf0f7910 445
65cc0e2a
TR		 446 set_ifc_csor(IFC_CS1, CFG_SYS_CSOR1);
447 set_ifc_amask(IFC_CS1, CFG_SYS_AMASK1);
448 set_ifc_cspr(IFC_CS1, CFG_SYS_CSPR1);
bf0f7910
RB		 449#endif
450
65cc0e2a
TR		 451#ifdef CFG_SYS_CSPR2_EXT
452 set_ifc_cspr_ext(IFC_CS2, CFG_SYS_CSPR2_EXT);
bf0f7910 453#endif
65cc0e2a
TR		 454#ifdef CFG_SYS_CSOR2_EXT
455 set_ifc_csor_ext(IFC_CS2, CFG_SYS_CSOR2_EXT);
bf0f7910 456#endif
65cc0e2a
TR		 457#if defined(CFG_SYS_CSPR2) && defined(CFG_SYS_CSOR2)
458 set_ifc_ftim(IFC_CS2, IFC_FTIM0, CFG_SYS_CS2_FTIM0);
459 set_ifc_ftim(IFC_CS2, IFC_FTIM1, CFG_SYS_CS2_FTIM1);
460 set_ifc_ftim(IFC_CS2, IFC_FTIM2, CFG_SYS_CS2_FTIM2);
461 set_ifc_ftim(IFC_CS2, IFC_FTIM3, CFG_SYS_CS2_FTIM3);
bf0f7910 462
65cc0e2a
TR		 463 set_ifc_csor(IFC_CS2, CFG_SYS_CSOR2);
464 set_ifc_amask(IFC_CS2, CFG_SYS_AMASK2);
465 set_ifc_cspr(IFC_CS2, CFG_SYS_CSPR2);
bf0f7910
RB		 466#endif
467
65cc0e2a
TR		 468#ifdef CFG_SYS_CSPR3_EXT
469 set_ifc_cspr_ext(IFC_CS3, CFG_SYS_CSPR3_EXT);
bf0f7910 470#endif
65cc0e2a
TR		 471#ifdef CFG_SYS_CSOR3_EXT
472 set_ifc_csor_ext(IFC_CS3, CFG_SYS_CSOR3_EXT);
bf0f7910 473#endif
65cc0e2a
TR		 474#if defined(CFG_SYS_CSPR3) && defined(CFG_SYS_CSOR3)
475 set_ifc_ftim(IFC_CS3, IFC_FTIM0, CFG_SYS_CS3_FTIM0);
476 set_ifc_ftim(IFC_CS3, IFC_FTIM1, CFG_SYS_CS3_FTIM1);
477 set_ifc_ftim(IFC_CS3, IFC_FTIM2, CFG_SYS_CS3_FTIM2);
478 set_ifc_ftim(IFC_CS3, IFC_FTIM3, CFG_SYS_CS3_FTIM3);
bf0f7910 479
65cc0e2a
TR		 480 set_ifc_cspr(IFC_CS3, CFG_SYS_CSPR3);
481 set_ifc_amask(IFC_CS3, CFG_SYS_AMASK3);
482 set_ifc_csor(IFC_CS3, CFG_SYS_CSOR3);
bf0f7910
RB		 483#endif
484
65cc0e2a
TR		 485#ifdef CFG_SYS_CSPR4_EXT
486 set_ifc_cspr_ext(IFC_CS4, CFG_SYS_CSPR4_EXT);
bf0f7910 487#endif
65cc0e2a
TR		 488#ifdef CFG_SYS_CSOR4_EXT
489 set_ifc_csor_ext(IFC_CS4, CFG_SYS_CSOR4_EXT);
bf0f7910 490#endif
65cc0e2a
TR		 491#if defined(CFG_SYS_CSPR4) && defined(CFG_SYS_CSOR4)
492 set_ifc_ftim(IFC_CS4, IFC_FTIM0, CFG_SYS_CS4_FTIM0);
493 set_ifc_ftim(IFC_CS4, IFC_FTIM1, CFG_SYS_CS4_FTIM1);
494 set_ifc_ftim(IFC_CS4, IFC_FTIM2, CFG_SYS_CS4_FTIM2);
495 set_ifc_ftim(IFC_CS4, IFC_FTIM3, CFG_SYS_CS4_FTIM3);
bf0f7910 496
65cc0e2a
TR		 497 set_ifc_cspr(IFC_CS4, CFG_SYS_CSPR4);
498 set_ifc_amask(IFC_CS4, CFG_SYS_AMASK4);
499 set_ifc_csor(IFC_CS4, CFG_SYS_CSOR4);
bf0f7910
RB		 500#endif
501
502#ifdef CONFIG_SYS_CSPR5_EXT
503 set_ifc_cspr_ext(IFC_CS5, CONFIG_SYS_CSPR5_EXT);
504#endif
505#ifdef CONFIG_SYS_CSOR5_EXT
506 set_ifc_csor_ext(IFC_CS5, CONFIG_SYS_CSOR5_EXT);
507#endif
508#if defined(CONFIG_SYS_CSPR5) && defined(CONFIG_SYS_CSOR5)
509 set_ifc_ftim(IFC_CS5, IFC_FTIM0, CONFIG_SYS_CS5_FTIM0);
510 set_ifc_ftim(IFC_CS5, IFC_FTIM1, CONFIG_SYS_CS5_FTIM1);
511 set_ifc_ftim(IFC_CS5, IFC_FTIM2, CONFIG_SYS_CS5_FTIM2);
512 set_ifc_ftim(IFC_CS5, IFC_FTIM3, CONFIG_SYS_CS5_FTIM3);
513
514 set_ifc_cspr(IFC_CS5, CONFIG_SYS_CSPR5);
515 set_ifc_amask(IFC_CS5, CONFIG_SYS_AMASK5);
516 set_ifc_csor(IFC_CS5, CONFIG_SYS_CSOR5);
517#endif
518
65cc0e2a
TR		 519#ifdef CFG_SYS_CSPR6_EXT
520 set_ifc_cspr_ext(IFC_CS6, CFG_SYS_CSPR6_EXT);
bf0f7910 521#endif
65cc0e2a
TR		 522#ifdef CFG_SYS_CSOR6_EXT
523 set_ifc_csor_ext(IFC_CS6, CFG_SYS_CSOR6_EXT);
bf0f7910 524#endif
65cc0e2a
TR		 525#if defined(CFG_SYS_CSPR6) && defined(CFG_SYS_CSOR6)
526 set_ifc_ftim(IFC_CS6, IFC_FTIM0, CFG_SYS_CS6_FTIM0);
527 set_ifc_ftim(IFC_CS6, IFC_FTIM1, CFG_SYS_CS6_FTIM1);
528 set_ifc_ftim(IFC_CS6, IFC_FTIM2, CFG_SYS_CS6_FTIM2);
529 set_ifc_ftim(IFC_CS6, IFC_FTIM3, CFG_SYS_CS6_FTIM3);
bf0f7910 530
65cc0e2a
TR		 531 set_ifc_cspr(IFC_CS6, CFG_SYS_CSPR6);
532 set_ifc_amask(IFC_CS6, CFG_SYS_AMASK6);
533 set_ifc_csor(IFC_CS6, CFG_SYS_CSOR6);
bf0f7910
RB		 534#endif
535
65cc0e2a
TR		 536#ifdef CFG_SYS_CSPR7_EXT
537 set_ifc_cspr_ext(IFC_CS7, CFG_SYS_CSPR7_EXT);
bf0f7910 538#endif
65cc0e2a
TR		 539#ifdef CFG_SYS_CSOR7_EXT
540 set_ifc_csor_ext(IFC_CS7, CFG_SYS_CSOR7_EXT);
bf0f7910 541#endif
65cc0e2a
TR		 542#if defined(CFG_SYS_CSPR7) && defined(CFG_SYS_CSOR7)
543 set_ifc_ftim(IFC_CS7, IFC_FTIM0, CFG_SYS_CS7_FTIM0);
544 set_ifc_ftim(IFC_CS7, IFC_FTIM1, CFG_SYS_CS7_FTIM1);
545 set_ifc_ftim(IFC_CS7, IFC_FTIM2, CFG_SYS_CS7_FTIM2);
546 set_ifc_ftim(IFC_CS7, IFC_FTIM3, CFG_SYS_CS7_FTIM3);
bf0f7910 547
65cc0e2a
TR		 548 set_ifc_cspr(IFC_CS7, CFG_SYS_CSPR7);
549 set_ifc_amask(IFC_CS7, CFG_SYS_AMASK7);
550 set_ifc_csor(IFC_CS7, CFG_SYS_CSOR7);
bf0f7910
RB		 551#endif
552}
553
554void init_final_memctl_regs(void)
555{
65cc0e2a
TR		 556#ifdef CFG_SYS_CSPR0_FINAL
557 set_ifc_cspr(IFC_CS0, CFG_SYS_CSPR0_FINAL);
bf0f7910 558#endif
65cc0e2a
TR		 559#ifdef CFG_SYS_AMASK0_FINAL
560 set_ifc_amask(IFC_CS0, CFG_SYS_AMASK0);
bf0f7910 561#endif
65cc0e2a
TR		 562#ifdef CFG_SYS_CSPR1_FINAL
563 set_ifc_cspr(IFC_CS1, CFG_SYS_CSPR1_FINAL);
bf0f7910 564#endif
65cc0e2a
TR		 565#ifdef CFG_SYS_AMASK1_FINAL
566 set_ifc_amask(IFC_CS1, CFG_SYS_AMASK1_FINAL);
bf0f7910 567#endif
65cc0e2a
TR		 568#ifdef CFG_SYS_CSPR2_FINAL
569 set_ifc_cspr(IFC_CS2, CFG_SYS_CSPR2_FINAL);
bf0f7910 570#endif
65cc0e2a
TR		 571#ifdef CFG_SYS_AMASK2_FINAL
572 set_ifc_amask(IFC_CS2, CFG_SYS_AMASK2);
bf0f7910 573#endif
65cc0e2a
TR		 574#ifdef CFG_SYS_CSPR3_FINAL
575 set_ifc_cspr(IFC_CS3, CFG_SYS_CSPR3_FINAL);
bf0f7910 576#endif
65cc0e2a
TR		 577#ifdef CFG_SYS_AMASK3_FINAL
578 set_ifc_amask(IFC_CS3, CFG_SYS_AMASK3);
bf0f7910
RB		 579#endif
580}
581#endif
Empty description
This page took 0.778785 seconds and 5 git commands to generate.