drivers/gpu/drm/tve200/tve200_drm.h

   1 /* SPDX-License-Identifier: GPL-2.0-only */
   2 /*
   3  * Copyright (C) 2017 Linus Walleij <[email protected]>
   4  * Parts of this file were based on sources as follows:
   5  *
   6  * Copyright (C) 2006-2008 Intel Corporation
   7  * Copyright (C) 2007 Amos Lee <[email protected]>
   8  * Copyright (C) 2007 Dave Airlie <[email protected]>
   9  * Copyright (C) 2011 Texas Instruments
  10  * Copyright (C) 2017 Eric Anholt
  11  */
  12
  13 #ifndef _TVE200_DRM_H_
  14 #define _TVE200_DRM_H_
  15
  16 /* Bits 2-31 are valid physical base addresses */
  17 #define TVE200_Y_FRAME_BASE_ADDR        0x00
  18 #define TVE200_U_FRAME_BASE_ADDR        0x04
  19 #define TVE200_V_FRAME_BASE_ADDR        0x08
  20
  21 #define TVE200_INT_EN                   0x0C
  22 #define TVE200_INT_CLR                  0x10
  23 #define TVE200_INT_STAT                 0x14
  24 #define TVE200_INT_BUS_ERR              BIT(7)
  25 #define TVE200_INT_V_STATUS             BIT(6) /* vertical blank */
  26 #define TVE200_INT_V_NEXT_FRAME         BIT(5)
  27 #define TVE200_INT_U_NEXT_FRAME         BIT(4)
  28 #define TVE200_INT_Y_NEXT_FRAME         BIT(3)
  29 #define TVE200_INT_V_FIFO_UNDERRUN      BIT(2)
  30 #define TVE200_INT_U_FIFO_UNDERRUN      BIT(1)
  31 #define TVE200_INT_Y_FIFO_UNDERRUN      BIT(0)
  32 #define TVE200_FIFO_UNDERRUNS           (TVE200_INT_V_FIFO_UNDERRUN | \
  33                                          TVE200_INT_U_FIFO_UNDERRUN | \
  34                                          TVE200_INT_Y_FIFO_UNDERRUN)
  35
  36 #define TVE200_CTRL                     0x18
  37 #define TVE200_CTRL_YUV420              BIT(31)
  38 #define TVE200_CTRL_CSMODE              BIT(30)
  39 #define TVE200_CTRL_NONINTERLACE        BIT(28) /* 0 = non-interlace CCIR656 */
  40 #define TVE200_CTRL_TVCLKP              BIT(27) /* Inverted clock phase */
  41 /* Bits 24..26 define the burst size after arbitration on the bus */
  42 #define TVE200_CTRL_BURST_4_WORDS       (0 << 24)
  43 #define TVE200_CTRL_BURST_8_WORDS       (1 << 24)
  44 #define TVE200_CTRL_BURST_16_WORDS      (2 << 24)
  45 #define TVE200_CTRL_BURST_32_WORDS      (3 << 24)
  46 #define TVE200_CTRL_BURST_64_WORDS      (4 << 24)
  47 #define TVE200_CTRL_BURST_128_WORDS     (5 << 24)
  48 #define TVE200_CTRL_BURST_256_WORDS     (6 << 24)
  49 #define TVE200_CTRL_BURST_0_WORDS       (7 << 24) /* ? */
  50 /*
  51  * Bits 16..23 is the retry count*16 before issueing a new AHB transfer
  52  * on the AHB bus.
  53  */
  54 #define TVE200_CTRL_RETRYCNT_MASK       GENMASK(23, 16)
  55 #define TVE200_CTRL_RETRYCNT_16         (1 << 16)
  56 #define TVE200_CTRL_BBBP                BIT(15) /* 0 = little-endian */
  57 /* Bits 12..14 define the YCbCr ordering */
  58 #define TVE200_CTRL_YCBCRODR_CB0Y0CR0Y1 (0 << 12)
  59 #define TVE200_CTRL_YCBCRODR_Y0CB0Y1CR0 (1 << 12)
  60 #define TVE200_CTRL_YCBCRODR_CR0Y0CB0Y1 (2 << 12)
  61 #define TVE200_CTRL_YCBCRODR_Y1CB0Y0CR0 (3 << 12)
  62 #define TVE200_CTRL_YCBCRODR_CR0Y1CB0Y0 (4 << 12)
  63 #define TVE200_CTRL_YCBCRODR_Y1CR0Y0CB0 (5 << 12)
  64 #define TVE200_CTRL_YCBCRODR_CB0Y1CR0Y0 (6 << 12)
  65 #define TVE200_CTRL_YCBCRODR_Y0CR0Y1CB0 (7 << 12)
  66 /* Bits 10..11 define the input resolution (framebuffer size) */
  67 #define TVE200_CTRL_IPRESOL_CIF         (0 << 10)
  68 #define TVE200_CTRL_IPRESOL_VGA         (1 << 10)
  69 #define TVE200_CTRL_IPRESOL_D1          (2 << 10)
  70 #define TVE200_CTRL_NTSC                BIT(9) /* 0 = PAL, 1 = NTSC */
  71 #define TVE200_CTRL_INTERLACE           BIT(8) /* 1 = interlace, only for D1 */
  72 #define TVE200_IPDMOD_RGB555            (0 << 6) /* TVE200_CTRL_YUV420 = 0 */
  73 #define TVE200_IPDMOD_RGB565            (1 << 6)
  74 #define TVE200_IPDMOD_RGB888            (2 << 6)
  75 #define TVE200_IPDMOD_YUV420            (2 << 6) /* TVE200_CTRL_YUV420 = 1 */
  76 #define TVE200_IPDMOD_YUV422            (3 << 6)
  77 /* Bits 4 & 5 define when to fire the vblank IRQ */
  78 #define TVE200_VSTSTYPE_VSYNC           (0 << 4) /* start of vsync */
  79 #define TVE200_VSTSTYPE_VBP             (1 << 4) /* start of v back porch */
  80 #define TVE200_VSTSTYPE_VAI             (2 << 4) /* start of v active image */
  81 #define TVE200_VSTSTYPE_VFP             (3 << 4) /* start of v front porch */
  82 #define TVE200_VSTSTYPE_BITS            (BIT(4) | BIT(5))
  83 #define TVE200_BGR                      BIT(1) /* 0 = RGB, 1 = BGR */
  84 #define TVE200_TVEEN                    BIT(0) /* Enable TVE block */
  85
  86 #define TVE200_CTRL_2                   0x1c
  87 #define TVE200_CTRL_3                   0x20
  88
  89 #define TVE200_CTRL_4                   0x24
  90 #define TVE200_CTRL_4_RESET             BIT(0) /* triggers reset of TVE200 */
  91
  92 #include <drm/drm_gem.h>
  93 #include <drm/drm_simple_kms_helper.h>
  94
  95 struct tve200_drm_dev_private {
  96         struct drm_device *drm;
  97
  98         struct drm_connector *connector;
  99         struct drm_panel *panel;
 100         struct drm_bridge *bridge;
 101         struct drm_simple_display_pipe pipe;
 102
 103         void *regs;
 104         struct clk *pclk;
 105         struct clk *clk;
 106 };
 107
 108 #define to_tve200_connector(x) \
 109         container_of(x, struct tve200_drm_connector, connector)
 110
 111 int tve200_display_init(struct drm_device *dev);
 112 irqreturn_t tve200_irq(int irq, void *data);
 113 int tve200_connector_init(struct drm_device *dev);
 114 int tve200_encoder_init(struct drm_device *dev);
 115 int tve200_dumb_create(struct drm_file *file_priv,
 116                       struct drm_device *dev,
 117                       struct drm_mode_create_dumb *args);
 118
 119 #endif /* _TVE200_DRM_H_ */