arch/powerpc/platforms/cell/iommu.c

   1 // SPDX-License-Identifier: GPL-2.0-or-later
   2 /*
   3  * IOMMU implementation for Cell Broadband Processor Architecture
   4  *
   5  * (C) Copyright IBM Corporation 2006-2008
   6  *
   7  * Author: Jeremy Kerr <[email protected]>
   8  */
   9
  10 #undef DEBUG
  11
  12 #include <linux/kernel.h>
  13 #include <linux/init.h>
  14 #include <linux/interrupt.h>
  15 #include <linux/irqdomain.h>
  16 #include <linux/notifier.h>
  17 #include <linux/of.h>
  18 #include <linux/of_address.h>
  19 #include <linux/platform_device.h>
  20 #include <linux/slab.h>
  21 #include <linux/memblock.h>
  22
  23 #include <asm/prom.h>
  24 #include <asm/iommu.h>
  25 #include <asm/machdep.h>
  26 #include <asm/pci-bridge.h>
  27 #include <asm/udbg.h>
  28 #include <asm/firmware.h>
  29 #include <asm/cell-regs.h>
  30
  31 #include "cell.h"
  32 #include "interrupt.h"
  33
  34 /* Define CELL_IOMMU_REAL_UNMAP to actually unmap non-used pages
  35  * instead of leaving them mapped to some dummy page. This can be
  36  * enabled once the appropriate workarounds for spider bugs have
  37  * been enabled
  38  */
  39 #define CELL_IOMMU_REAL_UNMAP
  40
  41 /* Define CELL_IOMMU_STRICT_PROTECTION to enforce protection of
  42  * IO PTEs based on the transfer direction. That can be enabled
  43  * once spider-net has been fixed to pass the correct direction
  44  * to the DMA mapping functions
  45  */
  46 #define CELL_IOMMU_STRICT_PROTECTION
  47
  48
  49 #define NR_IOMMUS                       2
  50
  51 /* IOC mmap registers */
  52 #define IOC_Reg_Size                    0x2000
  53
  54 #define IOC_IOPT_CacheInvd              0x908
  55 #define IOC_IOPT_CacheInvd_NE_Mask      0xffe0000000000000ul
  56 #define IOC_IOPT_CacheInvd_IOPTE_Mask   0x000003fffffffff8ul
  57 #define IOC_IOPT_CacheInvd_Busy         0x0000000000000001ul
  58
  59 #define IOC_IOST_Origin                 0x918
  60 #define IOC_IOST_Origin_E               0x8000000000000000ul
  61 #define IOC_IOST_Origin_HW              0x0000000000000800ul
  62 #define IOC_IOST_Origin_HL              0x0000000000000400ul
  63
  64 #define IOC_IO_ExcpStat                 0x920
  65 #define IOC_IO_ExcpStat_V               0x8000000000000000ul
  66 #define IOC_IO_ExcpStat_SPF_Mask        0x6000000000000000ul
  67 #define IOC_IO_ExcpStat_SPF_S           0x6000000000000000ul
  68 #define IOC_IO_ExcpStat_SPF_P           0x2000000000000000ul
  69 #define IOC_IO_ExcpStat_ADDR_Mask       0x00000007fffff000ul
  70 #define IOC_IO_ExcpStat_RW_Mask         0x0000000000000800ul
  71 #define IOC_IO_ExcpStat_IOID_Mask       0x00000000000007fful
  72
  73 #define IOC_IO_ExcpMask                 0x928
  74 #define IOC_IO_ExcpMask_SFE             0x4000000000000000ul
  75 #define IOC_IO_ExcpMask_PFE             0x2000000000000000ul
  76
  77 #define IOC_IOCmd_Offset                0x1000
  78
  79 #define IOC_IOCmd_Cfg                   0xc00
  80 #define IOC_IOCmd_Cfg_TE                0x0000800000000000ul
  81
  82
  83 /* Segment table entries */
  84 #define IOSTE_V                 0x8000000000000000ul /* valid */
  85 #define IOSTE_H                 0x4000000000000000ul /* cache hint */
  86 #define IOSTE_PT_Base_RPN_Mask  0x3ffffffffffff000ul /* base RPN of IOPT */
  87 #define IOSTE_NPPT_Mask         0x0000000000000fe0ul /* no. pages in IOPT */
  88 #define IOSTE_PS_Mask           0x0000000000000007ul /* page size */
  89 #define IOSTE_PS_4K             0x0000000000000001ul /*   - 4kB  */
  90 #define IOSTE_PS_64K            0x0000000000000003ul /*   - 64kB */
  91 #define IOSTE_PS_1M             0x0000000000000005ul /*   - 1MB  */
  92 #define IOSTE_PS_16M            0x0000000000000007ul /*   - 16MB */
  93
  94
  95 /* IOMMU sizing */
  96 #define IO_SEGMENT_SHIFT        28
  97 #define IO_PAGENO_BITS(shift)   (IO_SEGMENT_SHIFT - (shift))
  98
  99 /* The high bit needs to be set on every DMA address */
 100 #define SPIDER_DMA_OFFSET       0x80000000ul
 101
 102 struct iommu_window {
 103         struct list_head list;
 104         struct cbe_iommu *iommu;
 105         unsigned long offset;
 106         unsigned long size;
 107         unsigned int ioid;
 108         struct iommu_table table;
 109 };
 110
 111 #define NAMESIZE 8
 112 struct cbe_iommu {
 113         int nid;
 114         char name[NAMESIZE];
 115         void __iomem *xlate_regs;
 116         void __iomem *cmd_regs;
 117         unsigned long *stab;
 118         unsigned long *ptab;
 119         void *pad_page;
 120         struct list_head windows;
 121 };
 122
 123 /* Static array of iommus, one per node
 124  *   each contains a list of windows, keyed from dma_window property
 125  *   - on bus setup, look for a matching window, or create one
 126  *   - on dev setup, assign iommu_table ptr
 127  */
 128 static struct cbe_iommu iommus[NR_IOMMUS];
 129 static int cbe_nr_iommus;
 130
 131 static void invalidate_tce_cache(struct cbe_iommu *iommu, unsigned long *pte,
 132                 long n_ptes)
 133 {
 134         u64 __iomem *reg;
 135         u64 val;
 136         long n;
 137
 138         reg = iommu->xlate_regs + IOC_IOPT_CacheInvd;
 139
 140         while (n_ptes > 0) {
 141                 /* we can invalidate up to 1 << 11 PTEs at once */
 142                 n = min(n_ptes, 1l << 11);
 143                 val = (((n /*- 1*/) << 53) & IOC_IOPT_CacheInvd_NE_Mask)
 144                         | (__pa(pte) & IOC_IOPT_CacheInvd_IOPTE_Mask)
 145                         | IOC_IOPT_CacheInvd_Busy;
 146
 147                 out_be64(reg, val);
 148                 while (in_be64(reg) & IOC_IOPT_CacheInvd_Busy)
 149                         ;
 150
 151                 n_ptes -= n;
 152                 pte += n;
 153         }
 154 }
 155
 156 static int tce_build_cell(struct iommu_table *tbl, long index, long npages,
 157                 unsigned long uaddr, enum dma_data_direction direction,
 158                 unsigned long attrs)
 159 {
 160         int i;
 161         unsigned long *io_pte, base_pte;
 162         struct iommu_window *window =
 163                 container_of(tbl, struct iommu_window, table);
 164
 165         /* implementing proper protection causes problems with the spidernet
 166          * driver - check mapping directions later, but allow read & write by
 167          * default for now.*/
 168 #ifdef CELL_IOMMU_STRICT_PROTECTION
 169         /* to avoid referencing a global, we use a trick here to setup the
 170          * protection bit. "prot" is setup to be 3 fields of 4 bits appended
 171          * together for each of the 3 supported direction values. It is then
 172          * shifted left so that the fields matching the desired direction
 173          * lands on the appropriate bits, and other bits are masked out.
 174          */
 175         const unsigned long prot = 0xc48;
 176         base_pte =
 177                 ((prot << (52 + 4 * direction)) &
 178                  (CBE_IOPTE_PP_W | CBE_IOPTE_PP_R)) |
 179                 CBE_IOPTE_M | CBE_IOPTE_SO_RW |
 180                 (window->ioid & CBE_IOPTE_IOID_Mask);
 181 #else
 182         base_pte = CBE_IOPTE_PP_W | CBE_IOPTE_PP_R | CBE_IOPTE_M |
 183                 CBE_IOPTE_SO_RW | (window->ioid & CBE_IOPTE_IOID_Mask);
 184 #endif
 185         if (unlikely(attrs & DMA_ATTR_WEAK_ORDERING))
 186                 base_pte &= ~CBE_IOPTE_SO_RW;
 187
 188         io_pte = (unsigned long *)tbl->it_base + (index - tbl->it_offset);
 189
 190         for (i = 0; i < npages; i++, uaddr += (1 << tbl->it_page_shift))
 191                 io_pte[i] = base_pte | (__pa(uaddr) & CBE_IOPTE_RPN_Mask);
 192
 193         mb();
 194
 195         invalidate_tce_cache(window->iommu, io_pte, npages);
 196
 197         pr_debug("tce_build_cell(index=%lx,n=%lx,dir=%d,base_pte=%lx)\n",
 198                  index, npages, direction, base_pte);
 199         return 0;
 200 }
 201
 202 static void tce_free_cell(struct iommu_table *tbl, long index, long npages)
 203 {
 204
 205         int i;
 206         unsigned long *io_pte, pte;
 207         struct iommu_window *window =
 208                 container_of(tbl, struct iommu_window, table);
 209
 210         pr_debug("tce_free_cell(index=%lx,n=%lx)\n", index, npages);
 211
 212 #ifdef CELL_IOMMU_REAL_UNMAP
 213         pte = 0;
 214 #else
 215         /* spider bridge does PCI reads after freeing - insert a mapping
 216          * to a scratch page instead of an invalid entry */
 217         pte = CBE_IOPTE_PP_R | CBE_IOPTE_M | CBE_IOPTE_SO_RW |
 218                 __pa(window->iommu->pad_page) |
 219                 (window->ioid & CBE_IOPTE_IOID_Mask);
 220 #endif
 221
 222         io_pte = (unsigned long *)tbl->it_base + (index - tbl->it_offset);
 223
 224         for (i = 0; i < npages; i++)
 225                 io_pte[i] = pte;
 226
 227         mb();
 228
 229         invalidate_tce_cache(window->iommu, io_pte, npages);
 230 }
 231
 232 static irqreturn_t ioc_interrupt(int irq, void *data)
 233 {
 234         unsigned long stat, spf;
 235         struct cbe_iommu *iommu = data;
 236
 237         stat = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
 238         spf = stat & IOC_IO_ExcpStat_SPF_Mask;
 239
 240         /* Might want to rate limit it */
 241         printk(KERN_ERR "iommu: DMA exception 0x%016lx\n", stat);
 242         printk(KERN_ERR "  V=%d, SPF=[%c%c], RW=%s, IOID=0x%04x\n",
 243                !!(stat & IOC_IO_ExcpStat_V),
 244                (spf == IOC_IO_ExcpStat_SPF_S) ? 'S' : ' ',
 245                (spf == IOC_IO_ExcpStat_SPF_P) ? 'P' : ' ',
 246                (stat & IOC_IO_ExcpStat_RW_Mask) ? "Read" : "Write",
 247                (unsigned int)(stat & IOC_IO_ExcpStat_IOID_Mask));
 248         printk(KERN_ERR "  page=0x%016lx\n",
 249                stat & IOC_IO_ExcpStat_ADDR_Mask);
 250
 251         /* clear interrupt */
 252         stat &= ~IOC_IO_ExcpStat_V;
 253         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat, stat);
 254
 255         return IRQ_HANDLED;
 256 }
 257
 258 static int __init cell_iommu_find_ioc(int nid, unsigned long *base)
 259 {
 260         struct device_node *np;
 261         struct resource r;
 262
 263         *base = 0;
 264
 265         /* First look for new style /be nodes */
 266         for_each_node_by_name(np, "ioc") {
 267                 if (of_node_to_nid(np) != nid)
 268                         continue;
 269                 if (of_address_to_resource(np, 0, &r)) {
 270                         printk(KERN_ERR "iommu: can't get address for %pOF\n",
 271                                np);
 272                         continue;
 273                 }
 274                 *base = r.start;
 275                 of_node_put(np);
 276                 return 0;
 277         }
 278
 279         /* Ok, let's try the old way */
 280         for_each_node_by_type(np, "cpu") {
 281                 const unsigned int *nidp;
 282                 const unsigned long *tmp;
 283
 284                 nidp = of_get_property(np, "node-id", NULL);
 285                 if (nidp && *nidp == nid) {
 286                         tmp = of_get_property(np, "ioc-translation", NULL);
 287                         if (tmp) {
 288                                 *base = *tmp;
 289                                 of_node_put(np);
 290                                 return 0;
 291                         }
 292                 }
 293         }
 294
 295         return -ENODEV;
 296 }
 297
 298 static void __init cell_iommu_setup_stab(struct cbe_iommu *iommu,
 299                                 unsigned long dbase, unsigned long dsize,
 300                                 unsigned long fbase, unsigned long fsize)
 301 {
 302         struct page *page;
 303         unsigned long segments, stab_size;
 304
 305         segments = max(dbase + dsize, fbase + fsize) >> IO_SEGMENT_SHIFT;
 306
 307         pr_debug("%s: iommu[%d]: segments: %lu\n",
 308                         __func__, iommu->nid, segments);
 309
 310         /* set up the segment table */
 311         stab_size = segments * sizeof(unsigned long);
 312         page = alloc_pages_node(iommu->nid, GFP_KERNEL, get_order(stab_size));
 313         BUG_ON(!page);
 314         iommu->stab = page_address(page);
 315         memset(iommu->stab, 0, stab_size);
 316 }
 317
 318 static unsigned long *__init cell_iommu_alloc_ptab(struct cbe_iommu *iommu,
 319                 unsigned long base, unsigned long size, unsigned long gap_base,
 320                 unsigned long gap_size, unsigned long page_shift)
 321 {
 322         struct page *page;
 323         int i;
 324         unsigned long reg, segments, pages_per_segment, ptab_size,
 325                       n_pte_pages, start_seg, *ptab;
 326
 327         start_seg = base >> IO_SEGMENT_SHIFT;
 328         segments  = size >> IO_SEGMENT_SHIFT;
 329         pages_per_segment = 1ull << IO_PAGENO_BITS(page_shift);
 330         /* PTEs for each segment must start on a 4K boundary */
 331         pages_per_segment = max(pages_per_segment,
 332                                 (1 << 12) / sizeof(unsigned long));
 333
 334         ptab_size = segments * pages_per_segment * sizeof(unsigned long);
 335         pr_debug("%s: iommu[%d]: ptab_size: %lu, order: %d\n", __func__,
 336                         iommu->nid, ptab_size, get_order(ptab_size));
 337         page = alloc_pages_node(iommu->nid, GFP_KERNEL, get_order(ptab_size));
 338         BUG_ON(!page);
 339
 340         ptab = page_address(page);
 341         memset(ptab, 0, ptab_size);
 342
 343         /* number of 4K pages needed for a page table */
 344         n_pte_pages = (pages_per_segment * sizeof(unsigned long)) >> 12;
 345
 346         pr_debug("%s: iommu[%d]: stab at %p, ptab at %p, n_pte_pages: %lu\n",
 347                         __func__, iommu->nid, iommu->stab, ptab,
 348                         n_pte_pages);
 349
 350         /* initialise the STEs */
 351         reg = IOSTE_V | ((n_pte_pages - 1) << 5);
 352
 353         switch (page_shift) {
 354         case 12: reg |= IOSTE_PS_4K;  break;
 355         case 16: reg |= IOSTE_PS_64K; break;
 356         case 20: reg |= IOSTE_PS_1M;  break;
 357         case 24: reg |= IOSTE_PS_16M; break;
 358         default: BUG();
 359         }
 360
 361         gap_base = gap_base >> IO_SEGMENT_SHIFT;
 362         gap_size = gap_size >> IO_SEGMENT_SHIFT;
 363
 364         pr_debug("Setting up IOMMU stab:\n");
 365         for (i = start_seg; i < (start_seg + segments); i++) {
 366                 if (i >= gap_base && i < (gap_base + gap_size)) {
 367                         pr_debug("\toverlap at %d, skipping\n", i);
 368                         continue;
 369                 }
 370                 iommu->stab[i] = reg | (__pa(ptab) + (n_pte_pages << 12) *
 371                                         (i - start_seg));
 372                 pr_debug("\t[%d] 0x%016lx\n", i, iommu->stab[i]);
 373         }
 374
 375         return ptab;
 376 }
 377
 378 static void __init cell_iommu_enable_hardware(struct cbe_iommu *iommu)
 379 {
 380         int ret;
 381         unsigned long reg, xlate_base;
 382         unsigned int virq;
 383
 384         if (cell_iommu_find_ioc(iommu->nid, &xlate_base))
 385                 panic("%s: missing IOC register mappings for node %d\n",
 386                       __func__, iommu->nid);
 387
 388         iommu->xlate_regs = ioremap(xlate_base, IOC_Reg_Size);
 389         iommu->cmd_regs = iommu->xlate_regs + IOC_IOCmd_Offset;
 390
 391         /* ensure that the STEs have updated */
 392         mb();
 393
 394         /* setup interrupts for the iommu. */
 395         reg = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
 396         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat,
 397                         reg & ~IOC_IO_ExcpStat_V);
 398         out_be64(iommu->xlate_regs + IOC_IO_ExcpMask,
 399                         IOC_IO_ExcpMask_PFE | IOC_IO_ExcpMask_SFE);
 400
 401         virq = irq_create_mapping(NULL,
 402                         IIC_IRQ_IOEX_ATI | (iommu->nid << IIC_IRQ_NODE_SHIFT));
 403         BUG_ON(!virq);
 404
 405         ret = request_irq(virq, ioc_interrupt, 0, iommu->name, iommu);
 406         BUG_ON(ret);
 407
 408         /* set the IOC segment table origin register (and turn on the iommu) */
 409         reg = IOC_IOST_Origin_E | __pa(iommu->stab) | IOC_IOST_Origin_HW;
 410         out_be64(iommu->xlate_regs + IOC_IOST_Origin, reg);
 411         in_be64(iommu->xlate_regs + IOC_IOST_Origin);
 412
 413         /* turn on IO translation */
 414         reg = in_be64(iommu->cmd_regs + IOC_IOCmd_Cfg) | IOC_IOCmd_Cfg_TE;
 415         out_be64(iommu->cmd_regs + IOC_IOCmd_Cfg, reg);
 416 }
 417
 418 static void __init cell_iommu_setup_hardware(struct cbe_iommu *iommu,
 419         unsigned long base, unsigned long size)
 420 {
 421         cell_iommu_setup_stab(iommu, base, size, 0, 0);
 422         iommu->ptab = cell_iommu_alloc_ptab(iommu, base, size, 0, 0,
 423                                             IOMMU_PAGE_SHIFT_4K);
 424         cell_iommu_enable_hardware(iommu);
 425 }
 426
 427 static inline u32 cell_iommu_get_ioid(struct device_node *np)
 428 {
 429         const u32 *ioid;
 430
 431         ioid = of_get_property(np, "ioid", NULL);
 432         if (ioid == NULL) {
 433                 printk(KERN_WARNING "iommu: missing ioid for %pOF using 0\n",
 434                        np);
 435                 return 0;
 436         }
 437
 438         return *ioid;
 439 }
 440
 441 static struct iommu_table_ops cell_iommu_ops = {
 442         .set = tce_build_cell,
 443         .clear = tce_free_cell
 444 };
 445
 446 static struct iommu_window * __init
 447 cell_iommu_setup_window(struct cbe_iommu *iommu, struct device_node *np,
 448                         unsigned long offset, unsigned long size,
 449                         unsigned long pte_offset)
 450 {
 451         struct iommu_window *window;
 452         struct page *page;
 453         u32 ioid;
 454
 455         ioid = cell_iommu_get_ioid(np);
 456
 457         window = kzalloc_node(sizeof(*window), GFP_KERNEL, iommu->nid);
 458         BUG_ON(window == NULL);
 459
 460         window->offset = offset;
 461         window->size = size;
 462         window->ioid = ioid;
 463         window->iommu = iommu;
 464
 465         window->table.it_blocksize = 16;
 466         window->table.it_base = (unsigned long)iommu->ptab;
 467         window->table.it_index = iommu->nid;
 468         window->table.it_page_shift = IOMMU_PAGE_SHIFT_4K;
 469         window->table.it_offset =
 470                 (offset >> window->table.it_page_shift) + pte_offset;
 471         window->table.it_size = size >> window->table.it_page_shift;
 472         window->table.it_ops = &cell_iommu_ops;
 473
 474         if (!iommu_init_table(&window->table, iommu->nid, 0, 0))
 475                 panic("Failed to initialize iommu table");
 476
 477         pr_debug("\tioid      %d\n", window->ioid);
 478         pr_debug("\tblocksize %ld\n", window->table.it_blocksize);
 479         pr_debug("\tbase      0x%016lx\n", window->table.it_base);
 480         pr_debug("\toffset    0x%lx\n", window->table.it_offset);
 481         pr_debug("\tsize      %ld\n", window->table.it_size);
 482
 483         list_add(&window->list, &iommu->windows);
 484
 485         if (offset != 0)
 486                 return window;
 487
 488         /* We need to map and reserve the first IOMMU page since it's used
 489          * by the spider workaround. In theory, we only need to do that when
 490          * running on spider but it doesn't really matter.
 491          *
 492          * This code also assumes that we have a window that starts at 0,
 493          * which is the case on all spider based blades.
 494          */
 495         page = alloc_pages_node(iommu->nid, GFP_KERNEL, 0);
 496         BUG_ON(!page);
 497         iommu->pad_page = page_address(page);
 498         clear_page(iommu->pad_page);
 499
 500         __set_bit(0, window->table.it_map);
 501         tce_build_cell(&window->table, window->table.it_offset, 1,
 502                        (unsigned long)iommu->pad_page, DMA_TO_DEVICE, 0);
 503
 504         return window;
 505 }
 506
 507 static struct cbe_iommu *cell_iommu_for_node(int nid)
 508 {
 509         int i;
 510
 511         for (i = 0; i < cbe_nr_iommus; i++)
 512                 if (iommus[i].nid == nid)
 513                         return &iommus[i];
 514         return NULL;
 515 }
 516
 517 static unsigned long cell_dma_nommu_offset;
 518
 519 static unsigned long dma_iommu_fixed_base;
 520 static bool cell_iommu_enabled;
 521
 522 /* iommu_fixed_is_weak is set if booted with iommu_fixed=weak */
 523 bool iommu_fixed_is_weak;
 524
 525 static struct iommu_table *cell_get_iommu_table(struct device *dev)
 526 {
 527         struct iommu_window *window;
 528         struct cbe_iommu *iommu;
 529
 530         /* Current implementation uses the first window available in that
 531          * node's iommu. We -might- do something smarter later though it may
 532          * never be necessary
 533          */
 534         iommu = cell_iommu_for_node(dev_to_node(dev));
 535         if (iommu == NULL || list_empty(&iommu->windows)) {
 536                 dev_err(dev, "iommu: missing iommu for %pOF (node %d)\n",
 537                        dev->of_node, dev_to_node(dev));
 538                 return NULL;
 539         }
 540         window = list_entry(iommu->windows.next, struct iommu_window, list);
 541
 542         return &window->table;
 543 }
 544
 545 static u64 cell_iommu_get_fixed_address(struct device *dev);
 546
 547 static void cell_dma_dev_setup(struct device *dev)
 548 {
 549         if (cell_iommu_enabled) {
 550                 u64 addr = cell_iommu_get_fixed_address(dev);
 551
 552                 if (addr != OF_BAD_ADDR)
 553                         dev->archdata.dma_offset = addr + dma_iommu_fixed_base;
 554                 set_iommu_table_base(dev, cell_get_iommu_table(dev));
 555         } else {
 556                 dev->archdata.dma_offset = cell_dma_nommu_offset;
 557         }
 558 }
 559
 560 static void cell_pci_dma_dev_setup(struct pci_dev *dev)
 561 {
 562         cell_dma_dev_setup(&dev->dev);
 563 }
 564
 565 static int cell_of_bus_notify(struct notifier_block *nb, unsigned long action,
 566                               void *data)
 567 {
 568         struct device *dev = data;
 569
 570         /* We are only interested in device addition */
 571         if (action != BUS_NOTIFY_ADD_DEVICE)
 572                 return 0;
 573
 574         if (cell_iommu_enabled)
 575                 dev->dma_ops = &dma_iommu_ops;
 576         cell_dma_dev_setup(dev);
 577         return 0;
 578 }
 579
 580 static struct notifier_block cell_of_bus_notifier = {
 581         .notifier_call = cell_of_bus_notify
 582 };
 583
 584 static int __init cell_iommu_get_window(struct device_node *np,
 585                                          unsigned long *base,
 586                                          unsigned long *size)
 587 {
 588         const __be32 *dma_window;
 589         unsigned long index;
 590
 591         /* Use ibm,dma-window if available, else, hard code ! */
 592         dma_window = of_get_property(np, "ibm,dma-window", NULL);
 593         if (dma_window == NULL) {
 594                 *base = 0;
 595                 *size = 0x80000000u;
 596                 return -ENODEV;
 597         }
 598
 599         of_parse_dma_window(np, dma_window, &index, base, size);
 600         return 0;
 601 }
 602
 603 static struct cbe_iommu * __init cell_iommu_alloc(struct device_node *np)
 604 {
 605         struct cbe_iommu *iommu;
 606         int nid, i;
 607
 608         /* Get node ID */
 609         nid = of_node_to_nid(np);
 610         if (nid < 0) {
 611                 printk(KERN_ERR "iommu: failed to get node for %pOF\n",
 612                        np);
 613                 return NULL;
 614         }
 615         pr_debug("iommu: setting up iommu for node %d (%pOF)\n",
 616                  nid, np);
 617
 618         /* XXX todo: If we can have multiple windows on the same IOMMU, which
 619          * isn't the case today, we probably want here to check whether the
 620          * iommu for that node is already setup.
 621          * However, there might be issue with getting the size right so let's
 622          * ignore that for now. We might want to completely get rid of the
 623          * multiple window support since the cell iommu supports per-page ioids
 624          */
 625
 626         if (cbe_nr_iommus >= NR_IOMMUS) {
 627                 printk(KERN_ERR "iommu: too many IOMMUs detected ! (%pOF)\n",
 628                        np);
 629                 return NULL;
 630         }
 631
 632         /* Init base fields */
 633         i = cbe_nr_iommus++;
 634         iommu = &iommus[i];
 635         iommu->stab = NULL;
 636         iommu->nid = nid;
 637         snprintf(iommu->name, sizeof(iommu->name), "iommu%d", i);
 638         INIT_LIST_HEAD(&iommu->windows);
 639
 640         return iommu;
 641 }
 642
 643 static void __init cell_iommu_init_one(struct device_node *np,
 644                                        unsigned long offset)
 645 {
 646         struct cbe_iommu *iommu;
 647         unsigned long base, size;
 648
 649         iommu = cell_iommu_alloc(np);
 650         if (!iommu)
 651                 return;
 652
 653         /* Obtain a window for it */
 654         cell_iommu_get_window(np, &base, &size);
 655
 656         pr_debug("\ttranslating window 0x%lx...0x%lx\n",
 657                  base, base + size - 1);
 658
 659         /* Initialize the hardware */
 660         cell_iommu_setup_hardware(iommu, base, size);
 661
 662         /* Setup the iommu_table */
 663         cell_iommu_setup_window(iommu, np, base, size,
 664                                 offset >> IOMMU_PAGE_SHIFT_4K);
 665 }
 666
 667 static void __init cell_disable_iommus(void)
 668 {
 669         int node;
 670         unsigned long base, val;
 671         void __iomem *xregs, *cregs;
 672
 673         /* Make sure IOC translation is disabled on all nodes */
 674         for_each_online_node(node) {
 675                 if (cell_iommu_find_ioc(node, &base))
 676                         continue;
 677                 xregs = ioremap(base, IOC_Reg_Size);
 678                 if (xregs == NULL)
 679                         continue;
 680                 cregs = xregs + IOC_IOCmd_Offset;
 681
 682                 pr_debug("iommu: cleaning up iommu on node %d\n", node);
 683
 684                 out_be64(xregs + IOC_IOST_Origin, 0);
 685                 (void)in_be64(xregs + IOC_IOST_Origin);
 686                 val = in_be64(cregs + IOC_IOCmd_Cfg);
 687                 val &= ~IOC_IOCmd_Cfg_TE;
 688                 out_be64(cregs + IOC_IOCmd_Cfg, val);
 689                 (void)in_be64(cregs + IOC_IOCmd_Cfg);
 690
 691                 iounmap(xregs);
 692         }
 693 }
 694
 695 static int __init cell_iommu_init_disabled(void)
 696 {
 697         struct device_node *np = NULL;
 698         unsigned long base = 0, size;
 699
 700         /* When no iommu is present, we use direct DMA ops */
 701
 702         /* First make sure all IOC translation is turned off */
 703         cell_disable_iommus();
 704
 705         /* If we have no Axon, we set up the spider DMA magic offset */
 706         np = of_find_node_by_name(NULL, "axon");
 707         if (!np)
 708                 cell_dma_nommu_offset = SPIDER_DMA_OFFSET;
 709         of_node_put(np);
 710
 711         /* Now we need to check to see where the memory is mapped
 712          * in PCI space. We assume that all busses use the same dma
 713          * window which is always the case so far on Cell, thus we
 714          * pick up the first pci-internal node we can find and check
 715          * the DMA window from there.
 716          */
 717         for_each_node_by_name(np, "axon") {
 718                 if (np->parent == NULL || np->parent->parent != NULL)
 719                         continue;
 720                 if (cell_iommu_get_window(np, &base, &size) == 0)
 721                         break;
 722         }
 723         if (np == NULL) {
 724                 for_each_node_by_name(np, "pci-internal") {
 725                         if (np->parent == NULL || np->parent->parent != NULL)
 726                                 continue;
 727                         if (cell_iommu_get_window(np, &base, &size) == 0)
 728                                 break;
 729                 }
 730         }
 731         of_node_put(np);
 732
 733         /* If we found a DMA window, we check if it's big enough to enclose
 734          * all of physical memory. If not, we force enable IOMMU
 735          */
 736         if (np && size < memblock_end_of_DRAM()) {
 737                 printk(KERN_WARNING "iommu: force-enabled, dma window"
 738                        " (%ldMB) smaller than total memory (%lldMB)\n",
 739                        size >> 20, memblock_end_of_DRAM() >> 20);
 740                 return -ENODEV;
 741         }
 742
 743         cell_dma_nommu_offset += base;
 744
 745         if (cell_dma_nommu_offset != 0)
 746                 cell_pci_controller_ops.dma_dev_setup = cell_pci_dma_dev_setup;
 747
 748         printk("iommu: disabled, direct DMA offset is 0x%lx\n",
 749                cell_dma_nommu_offset);
 750
 751         return 0;
 752 }
 753
 754 /*
 755  *  Fixed IOMMU mapping support
 756  *
 757  *  This code adds support for setting up a fixed IOMMU mapping on certain
 758  *  cell machines. For 64-bit devices this avoids the performance overhead of
 759  *  mapping and unmapping pages at runtime. 32-bit devices are unable to use
 760  *  the fixed mapping.
 761  *
 762  *  The fixed mapping is established at boot, and maps all of physical memory
 763  *  1:1 into device space at some offset. On machines with < 30 GB of memory
 764  *  we setup the fixed mapping immediately above the normal IOMMU window.
 765  *
 766  *  For example a machine with 4GB of memory would end up with the normal
 767  *  IOMMU window from 0-2GB and the fixed mapping window from 2GB to 6GB. In
 768  *  this case a 64-bit device wishing to DMA to 1GB would be told to DMA to
 769  *  3GB, plus any offset required by firmware. The firmware offset is encoded
 770  *  in the "dma-ranges" property.
 771  *
 772  *  On machines with 30GB or more of memory, we are unable to place the fixed
 773  *  mapping above the normal IOMMU window as we would run out of address space.
 774  *  Instead we move the normal IOMMU window to coincide with the hash page
 775  *  table, this region does not need to be part of the fixed mapping as no
 776  *  device should ever be DMA'ing to it. We then setup the fixed mapping
 777  *  from 0 to 32GB.
 778  */
 779
 780 static u64 cell_iommu_get_fixed_address(struct device *dev)
 781 {
 782         u64 best_size, dev_addr = OF_BAD_ADDR;
 783         struct device_node *np;
 784         struct of_range_parser parser;
 785         struct of_range range;
 786
 787         /* We can be called for platform devices that have no of_node */
 788         np = of_node_get(dev->of_node);
 789         if (!np)
 790                 goto out;
 791
 792         while ((np = of_get_next_parent(np))) {
 793                 if (of_pci_dma_range_parser_init(&parser, np))
 794                         continue;
 795
 796                 if (of_range_count(&parser))
 797                         break;
 798         }
 799
 800         if (!np) {
 801                 dev_dbg(dev, "iommu: no dma-ranges found\n");
 802                 goto out;
 803         }
 804
 805         best_size = 0;
 806         for_each_of_range(&parser, &range) {
 807                 if (!range.cpu_addr)
 808                         continue;
 809
 810                 if (range.size > best_size) {
 811                         best_size = range.size;
 812                         dev_addr = range.bus_addr;
 813                 }
 814         }
 815
 816         if (!best_size)
 817                 dev_dbg(dev, "iommu: no suitable range found!\n");
 818
 819 out:
 820         of_node_put(np);
 821
 822         return dev_addr;
 823 }
 824
 825 static bool cell_pci_iommu_bypass_supported(struct pci_dev *pdev, u64 mask)
 826 {
 827         return mask == DMA_BIT_MASK(64) &&
 828                 cell_iommu_get_fixed_address(&pdev->dev) != OF_BAD_ADDR;
 829 }
 830
 831 static void __init insert_16M_pte(unsigned long addr, unsigned long *ptab,
 832                            unsigned long base_pte)
 833 {
 834         unsigned long segment, offset;
 835
 836         segment = addr >> IO_SEGMENT_SHIFT;
 837         offset = (addr >> 24) - (segment << IO_PAGENO_BITS(24));
 838         ptab = ptab + (segment * (1 << 12) / sizeof(unsigned long));
 839
 840         pr_debug("iommu: addr %lx ptab %p segment %lx offset %lx\n",
 841                   addr, ptab, segment, offset);
 842
 843         ptab[offset] = base_pte | (__pa(addr) & CBE_IOPTE_RPN_Mask);
 844 }
 845
 846 static void __init cell_iommu_setup_fixed_ptab(struct cbe_iommu *iommu,
 847         struct device_node *np, unsigned long dbase, unsigned long dsize,
 848         unsigned long fbase, unsigned long fsize)
 849 {
 850         unsigned long base_pte, uaddr, ioaddr, *ptab;
 851
 852         ptab = cell_iommu_alloc_ptab(iommu, fbase, fsize, dbase, dsize, 24);
 853
 854         dma_iommu_fixed_base = fbase;
 855
 856         pr_debug("iommu: mapping 0x%lx pages from 0x%lx\n", fsize, fbase);
 857
 858         base_pte = CBE_IOPTE_PP_W | CBE_IOPTE_PP_R | CBE_IOPTE_M |
 859                 (cell_iommu_get_ioid(np) & CBE_IOPTE_IOID_Mask);
 860
 861         if (iommu_fixed_is_weak)
 862                 pr_info("IOMMU: Using weak ordering for fixed mapping\n");
 863         else {
 864                 pr_info("IOMMU: Using strong ordering for fixed mapping\n");
 865                 base_pte |= CBE_IOPTE_SO_RW;
 866         }
 867
 868         for (uaddr = 0; uaddr < fsize; uaddr += (1 << 24)) {
 869                 /* Don't touch the dynamic region */
 870                 ioaddr = uaddr + fbase;
 871                 if (ioaddr >= dbase && ioaddr < (dbase + dsize)) {
 872                         pr_debug("iommu: fixed/dynamic overlap, skipping\n");
 873                         continue;
 874                 }
 875
 876                 insert_16M_pte(uaddr, ptab, base_pte);
 877         }
 878
 879         mb();
 880 }
 881
 882 static int __init cell_iommu_fixed_mapping_init(void)
 883 {
 884         unsigned long dbase, dsize, fbase, fsize, hbase, hend;
 885         struct cbe_iommu *iommu;
 886         struct device_node *np;
 887
 888         /* The fixed mapping is only supported on axon machines */
 889         np = of_find_node_by_name(NULL, "axon");
 890         of_node_put(np);
 891
 892         if (!np) {
 893                 pr_debug("iommu: fixed mapping disabled, no axons found\n");
 894                 return -1;
 895         }
 896
 897         /* We must have dma-ranges properties for fixed mapping to work */
 898         np = of_find_node_with_property(NULL, "dma-ranges");
 899         of_node_put(np);
 900
 901         if (!np) {
 902                 pr_debug("iommu: no dma-ranges found, no fixed mapping\n");
 903                 return -1;
 904         }
 905
 906         /* The default setup is to have the fixed mapping sit after the
 907          * dynamic region, so find the top of the largest IOMMU window
 908          * on any axon, then add the size of RAM and that's our max value.
 909          * If that is > 32GB we have to do other shennanigans.
 910          */
 911         fbase = 0;
 912         for_each_node_by_name(np, "axon") {
 913                 cell_iommu_get_window(np, &dbase, &dsize);
 914                 fbase = max(fbase, dbase + dsize);
 915         }
 916
 917         fbase = ALIGN(fbase, 1 << IO_SEGMENT_SHIFT);
 918         fsize = memblock_phys_mem_size();
 919
 920         if ((fbase + fsize) <= 0x800000000ul)
 921                 hbase = 0; /* use the device tree window */
 922         else {
 923                 /* If we're over 32 GB we need to cheat. We can't map all of
 924                  * RAM with the fixed mapping, and also fit the dynamic
 925                  * region. So try to place the dynamic region where the hash
 926                  * table sits, drivers never need to DMA to it, we don't
 927                  * need a fixed mapping for that area.
 928                  */
 929                 if (!htab_address) {
 930                         pr_debug("iommu: htab is NULL, on LPAR? Huh?\n");
 931                         return -1;
 932                 }
 933                 hbase = __pa(htab_address);
 934                 hend  = hbase + htab_size_bytes;
 935
 936                 /* The window must start and end on a segment boundary */
 937                 if ((hbase != ALIGN(hbase, 1 << IO_SEGMENT_SHIFT)) ||
 938                     (hend != ALIGN(hend, 1 << IO_SEGMENT_SHIFT))) {
 939                         pr_debug("iommu: hash window not segment aligned\n");
 940                         return -1;
 941                 }
 942
 943                 /* Check the hash window fits inside the real DMA window */
 944                 for_each_node_by_name(np, "axon") {
 945                         cell_iommu_get_window(np, &dbase, &dsize);
 946
 947                         if (hbase < dbase || (hend > (dbase + dsize))) {
 948                                 pr_debug("iommu: hash window doesn't fit in"
 949                                          "real DMA window\n");
 950                                 of_node_put(np);
 951                                 return -1;
 952                         }
 953                 }
 954
 955                 fbase = 0;
 956         }
 957
 958         /* Setup the dynamic regions */
 959         for_each_node_by_name(np, "axon") {
 960                 iommu = cell_iommu_alloc(np);
 961                 BUG_ON(!iommu);
 962
 963                 if (hbase == 0)
 964                         cell_iommu_get_window(np, &dbase, &dsize);
 965                 else {
 966                         dbase = hbase;
 967                         dsize = htab_size_bytes;
 968                 }
 969
 970                 printk(KERN_DEBUG "iommu: node %d, dynamic window 0x%lx-0x%lx "
 971                         "fixed window 0x%lx-0x%lx\n", iommu->nid, dbase,
 972                          dbase + dsize, fbase, fbase + fsize);
 973
 974                 cell_iommu_setup_stab(iommu, dbase, dsize, fbase, fsize);
 975                 iommu->ptab = cell_iommu_alloc_ptab(iommu, dbase, dsize, 0, 0,
 976                                                     IOMMU_PAGE_SHIFT_4K);
 977                 cell_iommu_setup_fixed_ptab(iommu, np, dbase, dsize,
 978                                              fbase, fsize);
 979                 cell_iommu_enable_hardware(iommu);
 980                 cell_iommu_setup_window(iommu, np, dbase, dsize, 0);
 981         }
 982
 983         cell_pci_controller_ops.iommu_bypass_supported =
 984                 cell_pci_iommu_bypass_supported;
 985         return 0;
 986 }
 987
 988 static int iommu_fixed_disabled;
 989
 990 static int __init setup_iommu_fixed(char *str)
 991 {
 992         struct device_node *pciep;
 993
 994         if (strcmp(str, "off") == 0)
 995                 iommu_fixed_disabled = 1;
 996
 997         /* If we can find a pcie-endpoint in the device tree assume that
 998          * we're on a triblade or a CAB so by default the fixed mapping
 999          * should be set to be weakly ordered; but only if the boot
1000          * option WASN'T set for strong ordering
1001          */
1002         pciep = of_find_node_by_type(NULL, "pcie-endpoint");
1003
1004         if (strcmp(str, "weak") == 0 || (pciep && strcmp(str, "strong") != 0))
1005                 iommu_fixed_is_weak = true;
1006
1007         of_node_put(pciep);
1008
1009         return 1;
1010 }
1011 __setup("iommu_fixed=", setup_iommu_fixed);
1012
1013 static int __init cell_iommu_init(void)
1014 {
1015         struct device_node *np;
1016
1017         /* If IOMMU is disabled or we have little enough RAM to not need
1018          * to enable it, we setup a direct mapping.
1019          *
1020          * Note: should we make sure we have the IOMMU actually disabled ?
1021          */
1022         if (iommu_is_off ||
1023             (!iommu_force_on && memblock_end_of_DRAM() <= 0x80000000ull))
1024                 if (cell_iommu_init_disabled() == 0)
1025                         goto bail;
1026
1027         /* Setup various callbacks */
1028         cell_pci_controller_ops.dma_dev_setup = cell_pci_dma_dev_setup;
1029
1030         if (!iommu_fixed_disabled && cell_iommu_fixed_mapping_init() == 0)
1031                 goto done;
1032
1033         /* Create an iommu for each /axon node.  */
1034         for_each_node_by_name(np, "axon") {
1035                 if (np->parent == NULL || np->parent->parent != NULL)
1036                         continue;
1037                 cell_iommu_init_one(np, 0);
1038         }
1039
1040         /* Create an iommu for each toplevel /pci-internal node for
1041          * old hardware/firmware
1042          */
1043         for_each_node_by_name(np, "pci-internal") {
1044                 if (np->parent == NULL || np->parent->parent != NULL)
1045                         continue;
1046                 cell_iommu_init_one(np, SPIDER_DMA_OFFSET);
1047         }
1048  done:
1049         /* Setup default PCI iommu ops */
1050         set_pci_dma_ops(&dma_iommu_ops);
1051         cell_iommu_enabled = true;
1052  bail:
1053         /* Register callbacks on OF platform device addition/removal
1054          * to handle linking them to the right DMA operations
1055          */
1056         bus_register_notifier(&platform_bus_type, &cell_of_bus_notifier);
1057
1058         return 0;
1059 }
1060 machine_arch_initcall(cell, cell_iommu_init);