drivers/gpu/drm/panel/panel-simple.c

   1 /*
   2  * Copyright (C) 2013, NVIDIA Corporation.  All rights reserved.
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the "Software"),
   6  * to deal in the Software without restriction, including without limitation
   7  * the rights to use, copy, modify, merge, publish, distribute, sub license,
   8  * and/or sell copies of the Software, and to permit persons to whom the
   9  * Software is furnished to do so, subject to the following conditions:
  10  *
  11  * The above copyright notice and this permission notice (including the
  12  * next paragraph) shall be included in all copies or substantial portions
  13  * of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  17  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  18  * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
  19  * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  20  * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
  21  * DEALINGS IN THE SOFTWARE.
  22  */
  23
  24 #include <linux/delay.h>
  25 #include <linux/gpio/consumer.h>
  26 #include <linux/i2c.h>
  27 #include <linux/media-bus-format.h>
  28 #include <linux/module.h>
  29 #include <linux/of_platform.h>
  30 #include <linux/platform_device.h>
  31 #include <linux/pm_runtime.h>
  32 #include <linux/regulator/consumer.h>
  33
  34 #include <video/display_timing.h>
  35 #include <video/of_display_timing.h>
  36 #include <video/videomode.h>
  37
  38 #include <drm/drm_crtc.h>
  39 #include <drm/drm_device.h>
  40 #include <drm/drm_edid.h>
  41 #include <drm/drm_mipi_dsi.h>
  42 #include <drm/drm_panel.h>
  43 #include <drm/drm_of.h>
  44
  45 /**
  46  * struct panel_desc - Describes a simple panel.
  47  */
  48 struct panel_desc {
  49         /**
  50          * @modes: Pointer to array of fixed modes appropriate for this panel.
  51          *
  52          * If only one mode then this can just be the address of the mode.
  53          * NOTE: cannot be used with "timings" and also if this is specified
  54          * then you cannot override the mode in the device tree.
  55          */
  56         const struct drm_display_mode *modes;
  57
  58         /** @num_modes: Number of elements in modes array. */
  59         unsigned int num_modes;
  60
  61         /**
  62          * @timings: Pointer to array of display timings
  63          *
  64          * NOTE: cannot be used with "modes" and also these will be used to
  65          * validate a device tree override if one is present.
  66          */
  67         const struct display_timing *timings;
  68
  69         /** @num_timings: Number of elements in timings array. */
  70         unsigned int num_timings;
  71
  72         /** @bpc: Bits per color. */
  73         unsigned int bpc;
  74
  75         /** @size: Structure containing the physical size of this panel. */
  76         struct {
  77                 /**
  78                  * @size.width: Width (in mm) of the active display area.
  79                  */
  80                 unsigned int width;
  81
  82                 /**
  83                  * @size.height: Height (in mm) of the active display area.
  84                  */
  85                 unsigned int height;
  86         } size;
  87
  88         /** @delay: Structure containing various delay values for this panel. */
  89         struct {
  90                 /**
  91                  * @delay.prepare: Time for the panel to become ready.
  92                  *
  93                  * The time (in milliseconds) that it takes for the panel to
  94                  * become ready and start receiving video data
  95                  */
  96                 unsigned int prepare;
  97
  98                 /**
  99                  * @delay.enable: Time for the panel to display a valid frame.
 100                  *
 101                  * The time (in milliseconds) that it takes for the panel to
 102                  * display the first valid frame after starting to receive
 103                  * video data.
 104                  */
 105                 unsigned int enable;
 106
 107                 /**
 108                  * @delay.disable: Time for the panel to turn the display off.
 109                  *
 110                  * The time (in milliseconds) that it takes for the panel to
 111                  * turn the display off (no content is visible).
 112                  */
 113                 unsigned int disable;
 114
 115                 /**
 116                  * @delay.unprepare: Time to power down completely.
 117                  *
 118                  * The time (in milliseconds) that it takes for the panel
 119                  * to power itself down completely.
 120                  *
 121                  * This time is used to prevent a future "prepare" from
 122                  * starting until at least this many milliseconds has passed.
 123                  * If at prepare time less time has passed since unprepare
 124                  * finished, the driver waits for the remaining time.
 125                  */
 126                 unsigned int unprepare;
 127         } delay;
 128
 129         /** @bus_format: See MEDIA_BUS_FMT_... defines. */
 130         u32 bus_format;
 131
 132         /** @bus_flags: See DRM_BUS_FLAG_... defines. */
 133         u32 bus_flags;
 134
 135         /** @connector_type: LVDS, eDP, DSI, DPI, etc. */
 136         int connector_type;
 137 };
 138
 139 struct panel_simple {
 140         struct drm_panel base;
 141
 142         ktime_t unprepared_time;
 143
 144         const struct panel_desc *desc;
 145
 146         struct regulator *supply;
 147         struct i2c_adapter *ddc;
 148
 149         struct gpio_desc *enable_gpio;
 150
 151         const struct drm_edid *drm_edid;
 152
 153         struct drm_display_mode override_mode;
 154
 155         enum drm_panel_orientation orientation;
 156 };
 157
 158 static inline struct panel_simple *to_panel_simple(struct drm_panel *panel)
 159 {
 160         return container_of(panel, struct panel_simple, base);
 161 }
 162
 163 static unsigned int panel_simple_get_timings_modes(struct panel_simple *panel,
 164                                                    struct drm_connector *connector)
 165 {
 166         struct drm_display_mode *mode;
 167         unsigned int i, num = 0;
 168
 169         for (i = 0; i < panel->desc->num_timings; i++) {
 170                 const struct display_timing *dt = &panel->desc->timings[i];
 171                 struct videomode vm;
 172
 173                 videomode_from_timing(dt, &vm);
 174                 mode = drm_mode_create(connector->dev);
 175                 if (!mode) {
 176                         dev_err(panel->base.dev, "failed to add mode %ux%u\n",
 177                                 dt->hactive.typ, dt->vactive.typ);
 178                         continue;
 179                 }
 180
 181                 drm_display_mode_from_videomode(&vm, mode);
 182
 183                 mode->type |= DRM_MODE_TYPE_DRIVER;
 184
 185                 if (panel->desc->num_timings == 1)
 186                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 187
 188                 drm_mode_probed_add(connector, mode);
 189                 num++;
 190         }
 191
 192         return num;
 193 }
 194
 195 static unsigned int panel_simple_get_display_modes(struct panel_simple *panel,
 196                                                    struct drm_connector *connector)
 197 {
 198         struct drm_display_mode *mode;
 199         unsigned int i, num = 0;
 200
 201         for (i = 0; i < panel->desc->num_modes; i++) {
 202                 const struct drm_display_mode *m = &panel->desc->modes[i];
 203
 204                 mode = drm_mode_duplicate(connector->dev, m);
 205                 if (!mode) {
 206                         dev_err(panel->base.dev, "failed to add mode %ux%u@%u\n",
 207                                 m->hdisplay, m->vdisplay,
 208                                 drm_mode_vrefresh(m));
 209                         continue;
 210                 }
 211
 212                 mode->type |= DRM_MODE_TYPE_DRIVER;
 213
 214                 if (panel->desc->num_modes == 1)
 215                         mode->type |= DRM_MODE_TYPE_PREFERRED;
 216
 217                 drm_mode_set_name(mode);
 218
 219                 drm_mode_probed_add(connector, mode);
 220                 num++;
 221         }
 222
 223         return num;
 224 }
 225
 226 static int panel_simple_get_non_edid_modes(struct panel_simple *panel,
 227                                            struct drm_connector *connector)
 228 {
 229         struct drm_display_mode *mode;
 230         bool has_override = panel->override_mode.type;
 231         unsigned int num = 0;
 232
 233         if (!panel->desc)
 234                 return 0;
 235
 236         if (has_override) {
 237                 mode = drm_mode_duplicate(connector->dev,
 238                                           &panel->override_mode);
 239                 if (mode) {
 240                         drm_mode_probed_add(connector, mode);
 241                         num = 1;
 242                 } else {
 243                         dev_err(panel->base.dev, "failed to add override mode\n");
 244                 }
 245         }
 246
 247         /* Only add timings if override was not there or failed to validate */
 248         if (num == 0 && panel->desc->num_timings)
 249                 num = panel_simple_get_timings_modes(panel, connector);
 250
 251         /*
 252          * Only add fixed modes if timings/override added no mode.
 253          *
 254          * We should only ever have either the display timings specified
 255          * or a fixed mode. Anything else is rather bogus.
 256          */
 257         WARN_ON(panel->desc->num_timings && panel->desc->num_modes);
 258         if (num == 0)
 259                 num = panel_simple_get_display_modes(panel, connector);
 260
 261         connector->display_info.bpc = panel->desc->bpc;
 262         connector->display_info.width_mm = panel->desc->size.width;
 263         connector->display_info.height_mm = panel->desc->size.height;
 264         if (panel->desc->bus_format)
 265                 drm_display_info_set_bus_formats(&connector->display_info,
 266                                                  &panel->desc->bus_format, 1);
 267         connector->display_info.bus_flags = panel->desc->bus_flags;
 268
 269         return num;
 270 }
 271
 272 static void panel_simple_wait(ktime_t start_ktime, unsigned int min_ms)
 273 {
 274         ktime_t now_ktime, min_ktime;
 275
 276         if (!min_ms)
 277                 return;
 278
 279         min_ktime = ktime_add(start_ktime, ms_to_ktime(min_ms));
 280         now_ktime = ktime_get_boottime();
 281
 282         if (ktime_before(now_ktime, min_ktime))
 283                 msleep(ktime_to_ms(ktime_sub(min_ktime, now_ktime)) + 1);
 284 }
 285
 286 static int panel_simple_disable(struct drm_panel *panel)
 287 {
 288         struct panel_simple *p = to_panel_simple(panel);
 289
 290         if (p->desc->delay.disable)
 291                 msleep(p->desc->delay.disable);
 292
 293         return 0;
 294 }
 295
 296 static int panel_simple_suspend(struct device *dev)
 297 {
 298         struct panel_simple *p = dev_get_drvdata(dev);
 299
 300         gpiod_set_value_cansleep(p->enable_gpio, 0);
 301         regulator_disable(p->supply);
 302         p->unprepared_time = ktime_get_boottime();
 303
 304         drm_edid_free(p->drm_edid);
 305         p->drm_edid = NULL;
 306
 307         return 0;
 308 }
 309
 310 static int panel_simple_unprepare(struct drm_panel *panel)
 311 {
 312         int ret;
 313
 314         pm_runtime_mark_last_busy(panel->dev);
 315         ret = pm_runtime_put_autosuspend(panel->dev);
 316         if (ret < 0)
 317                 return ret;
 318
 319         return 0;
 320 }
 321
 322 static int panel_simple_resume(struct device *dev)
 323 {
 324         struct panel_simple *p = dev_get_drvdata(dev);
 325         int err;
 326
 327         panel_simple_wait(p->unprepared_time, p->desc->delay.unprepare);
 328
 329         err = regulator_enable(p->supply);
 330         if (err < 0) {
 331                 dev_err(dev, "failed to enable supply: %d\n", err);
 332                 return err;
 333         }
 334
 335         gpiod_set_value_cansleep(p->enable_gpio, 1);
 336
 337         if (p->desc->delay.prepare)
 338                 msleep(p->desc->delay.prepare);
 339
 340         return 0;
 341 }
 342
 343 static int panel_simple_prepare(struct drm_panel *panel)
 344 {
 345         int ret;
 346
 347         ret = pm_runtime_get_sync(panel->dev);
 348         if (ret < 0) {
 349                 pm_runtime_put_autosuspend(panel->dev);
 350                 return ret;
 351         }
 352
 353         return 0;
 354 }
 355
 356 static int panel_simple_enable(struct drm_panel *panel)
 357 {
 358         struct panel_simple *p = to_panel_simple(panel);
 359
 360         if (p->desc->delay.enable)
 361                 msleep(p->desc->delay.enable);
 362
 363         return 0;
 364 }
 365
 366 static int panel_simple_get_modes(struct drm_panel *panel,
 367                                   struct drm_connector *connector)
 368 {
 369         struct panel_simple *p = to_panel_simple(panel);
 370         int num = 0;
 371
 372         /* probe EDID if a DDC bus is available */
 373         if (p->ddc) {
 374                 pm_runtime_get_sync(panel->dev);
 375
 376                 if (!p->drm_edid)
 377                         p->drm_edid = drm_edid_read_ddc(connector, p->ddc);
 378
 379                 drm_edid_connector_update(connector, p->drm_edid);
 380
 381                 num += drm_edid_connector_add_modes(connector);
 382
 383                 pm_runtime_mark_last_busy(panel->dev);
 384                 pm_runtime_put_autosuspend(panel->dev);
 385         }
 386
 387         /* add hard-coded panel modes */
 388         num += panel_simple_get_non_edid_modes(p, connector);
 389
 390         /*
 391          * TODO: Remove once all drm drivers call
 392          * drm_connector_set_orientation_from_panel()
 393          */
 394         drm_connector_set_panel_orientation(connector, p->orientation);
 395
 396         return num;
 397 }
 398
 399 static int panel_simple_get_timings(struct drm_panel *panel,
 400                                     unsigned int num_timings,
 401                                     struct display_timing *timings)
 402 {
 403         struct panel_simple *p = to_panel_simple(panel);
 404         unsigned int i;
 405
 406         if (p->desc->num_timings < num_timings)
 407                 num_timings = p->desc->num_timings;
 408
 409         if (timings)
 410                 for (i = 0; i < num_timings; i++)
 411                         timings[i] = p->desc->timings[i];
 412
 413         return p->desc->num_timings;
 414 }
 415
 416 static enum drm_panel_orientation panel_simple_get_orientation(struct drm_panel *panel)
 417 {
 418         struct panel_simple *p = to_panel_simple(panel);
 419
 420         return p->orientation;
 421 }
 422
 423 static const struct drm_panel_funcs panel_simple_funcs = {
 424         .disable = panel_simple_disable,
 425         .unprepare = panel_simple_unprepare,
 426         .prepare = panel_simple_prepare,
 427         .enable = panel_simple_enable,
 428         .get_modes = panel_simple_get_modes,
 429         .get_orientation = panel_simple_get_orientation,
 430         .get_timings = panel_simple_get_timings,
 431 };
 432
 433 static struct panel_desc panel_dpi;
 434
 435 static int panel_dpi_probe(struct device *dev,
 436                            struct panel_simple *panel)
 437 {
 438         struct display_timing *timing;
 439         const struct device_node *np;
 440         struct panel_desc *desc;
 441         unsigned int bus_flags;
 442         struct videomode vm;
 443         int ret;
 444
 445         np = dev->of_node;
 446         desc = devm_kzalloc(dev, sizeof(*desc), GFP_KERNEL);
 447         if (!desc)
 448                 return -ENOMEM;
 449
 450         timing = devm_kzalloc(dev, sizeof(*timing), GFP_KERNEL);
 451         if (!timing)
 452                 return -ENOMEM;
 453
 454         ret = of_get_display_timing(np, "panel-timing", timing);
 455         if (ret < 0) {
 456                 dev_err(dev, "%pOF: no panel-timing node found for \"panel-dpi\" binding\n",
 457                         np);
 458                 return ret;
 459         }
 460
 461         desc->timings = timing;
 462         desc->num_timings = 1;
 463
 464         of_property_read_u32(np, "width-mm", &desc->size.width);
 465         of_property_read_u32(np, "height-mm", &desc->size.height);
 466
 467         /* Extract bus_flags from display_timing */
 468         bus_flags = 0;
 469         vm.flags = timing->flags;
 470         drm_bus_flags_from_videomode(&vm, &bus_flags);
 471         desc->bus_flags = bus_flags;
 472
 473         /* We do not know the connector for the DT node, so guess it */
 474         desc->connector_type = DRM_MODE_CONNECTOR_DPI;
 475
 476         panel->desc = desc;
 477
 478         return 0;
 479 }
 480
 481 #define PANEL_SIMPLE_BOUNDS_CHECK(to_check, bounds, field) \
 482         (to_check->field.typ >= bounds->field.min && \
 483          to_check->field.typ <= bounds->field.max)
 484 static void panel_simple_parse_panel_timing_node(struct device *dev,
 485                                                  struct panel_simple *panel,
 486                                                  const struct display_timing *ot)
 487 {
 488         const struct panel_desc *desc = panel->desc;
 489         struct videomode vm;
 490         unsigned int i;
 491
 492         if (WARN_ON(desc->num_modes)) {
 493                 dev_err(dev, "Reject override mode: panel has a fixed mode\n");
 494                 return;
 495         }
 496         if (WARN_ON(!desc->num_timings)) {
 497                 dev_err(dev, "Reject override mode: no timings specified\n");
 498                 return;
 499         }
 500
 501         for (i = 0; i < panel->desc->num_timings; i++) {
 502                 const struct display_timing *dt = &panel->desc->timings[i];
 503
 504                 if (!PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hactive) ||
 505                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hfront_porch) ||
 506                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hback_porch) ||
 507                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, hsync_len) ||
 508                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vactive) ||
 509                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vfront_porch) ||
 510                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vback_porch) ||
 511                     !PANEL_SIMPLE_BOUNDS_CHECK(ot, dt, vsync_len))
 512                         continue;
 513
 514                 if (ot->flags != dt->flags)
 515                         continue;
 516
 517                 videomode_from_timing(ot, &vm);
 518                 drm_display_mode_from_videomode(&vm, &panel->override_mode);
 519                 panel->override_mode.type |= DRM_MODE_TYPE_DRIVER |
 520                                              DRM_MODE_TYPE_PREFERRED;
 521                 break;
 522         }
 523
 524         if (WARN_ON(!panel->override_mode.type))
 525                 dev_err(dev, "Reject override mode: No display_timing found\n");
 526 }
 527
 528 static int panel_simple_override_nondefault_lvds_datamapping(struct device *dev,
 529                                                              struct panel_simple *panel)
 530 {
 531         int ret, bpc;
 532
 533         ret = drm_of_lvds_get_data_mapping(dev->of_node);
 534         if (ret < 0) {
 535                 if (ret == -EINVAL)
 536                         dev_warn(dev, "Ignore invalid data-mapping property\n");
 537
 538                 /*
 539                  * Ignore non-existing or malformatted property, fallback to
 540                  * default data-mapping, and return 0.
 541                  */
 542                 return 0;
 543         }
 544
 545         switch (ret) {
 546         default:
 547                 WARN_ON(1);
 548                 fallthrough;
 549         case MEDIA_BUS_FMT_RGB888_1X7X4_SPWG:
 550                 fallthrough;
 551         case MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA:
 552                 bpc = 8;
 553                 break;
 554         case MEDIA_BUS_FMT_RGB666_1X7X3_SPWG:
 555                 bpc = 6;
 556         }
 557
 558         if (panel->desc->bpc != bpc || panel->desc->bus_format != ret) {
 559                 struct panel_desc *override_desc;
 560
 561                 override_desc = devm_kmemdup(dev, panel->desc, sizeof(*panel->desc), GFP_KERNEL);
 562                 if (!override_desc)
 563                         return -ENOMEM;
 564
 565                 override_desc->bus_format = ret;
 566                 override_desc->bpc = bpc;
 567                 panel->desc = override_desc;
 568         }
 569
 570         return 0;
 571 }
 572
 573 static int panel_simple_probe(struct device *dev, const struct panel_desc *desc)
 574 {
 575         struct panel_simple *panel;
 576         struct display_timing dt;
 577         struct device_node *ddc;
 578         int connector_type;
 579         u32 bus_flags;
 580         int err;
 581
 582         panel = devm_kzalloc(dev, sizeof(*panel), GFP_KERNEL);
 583         if (!panel)
 584                 return -ENOMEM;
 585
 586         panel->desc = desc;
 587
 588         panel->supply = devm_regulator_get(dev, "power");
 589         if (IS_ERR(panel->supply))
 590                 return PTR_ERR(panel->supply);
 591
 592         panel->enable_gpio = devm_gpiod_get_optional(dev, "enable",
 593                                                      GPIOD_OUT_LOW);
 594         if (IS_ERR(panel->enable_gpio))
 595                 return dev_err_probe(dev, PTR_ERR(panel->enable_gpio),
 596                                      "failed to request GPIO\n");
 597
 598         err = of_drm_get_panel_orientation(dev->of_node, &panel->orientation);
 599         if (err) {
 600                 dev_err(dev, "%pOF: failed to get orientation %d\n", dev->of_node, err);
 601                 return err;
 602         }
 603
 604         ddc = of_parse_phandle(dev->of_node, "ddc-i2c-bus", 0);
 605         if (ddc) {
 606                 panel->ddc = of_find_i2c_adapter_by_node(ddc);
 607                 of_node_put(ddc);
 608
 609                 if (!panel->ddc)
 610                         return -EPROBE_DEFER;
 611         }
 612
 613         if (desc == &panel_dpi) {
 614                 /* Handle the generic panel-dpi binding */
 615                 err = panel_dpi_probe(dev, panel);
 616                 if (err)
 617                         goto free_ddc;
 618                 desc = panel->desc;
 619         } else {
 620                 if (!of_get_display_timing(dev->of_node, "panel-timing", &dt))
 621                         panel_simple_parse_panel_timing_node(dev, panel, &dt);
 622         }
 623
 624         if (desc->connector_type == DRM_MODE_CONNECTOR_LVDS) {
 625                 /* Optional data-mapping property for overriding bus format */
 626                 err = panel_simple_override_nondefault_lvds_datamapping(dev, panel);
 627                 if (err)
 628                         goto free_ddc;
 629         }
 630
 631         connector_type = desc->connector_type;
 632         /* Catch common mistakes for panels. */
 633         switch (connector_type) {
 634         case 0:
 635                 dev_warn(dev, "Specify missing connector_type\n");
 636                 connector_type = DRM_MODE_CONNECTOR_DPI;
 637                 break;
 638         case DRM_MODE_CONNECTOR_LVDS:
 639                 WARN_ON(desc->bus_flags &
 640                         ~(DRM_BUS_FLAG_DE_LOW |
 641                           DRM_BUS_FLAG_DE_HIGH |
 642                           DRM_BUS_FLAG_DATA_MSB_TO_LSB |
 643                           DRM_BUS_FLAG_DATA_LSB_TO_MSB));
 644                 WARN_ON(desc->bus_format != MEDIA_BUS_FMT_RGB666_1X7X3_SPWG &&
 645                         desc->bus_format != MEDIA_BUS_FMT_RGB888_1X7X4_SPWG &&
 646                         desc->bus_format != MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA);
 647                 WARN_ON(desc->bus_format == MEDIA_BUS_FMT_RGB666_1X7X3_SPWG &&
 648                         desc->bpc != 6);
 649                 WARN_ON((desc->bus_format == MEDIA_BUS_FMT_RGB888_1X7X4_SPWG ||
 650                          desc->bus_format == MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA) &&
 651                         desc->bpc != 8);
 652                 break;
 653         case DRM_MODE_CONNECTOR_eDP:
 654                 dev_warn(dev, "eDP panels moved to panel-edp\n");
 655                 err = -EINVAL;
 656                 goto free_ddc;
 657         case DRM_MODE_CONNECTOR_DSI:
 658                 if (desc->bpc != 6 && desc->bpc != 8)
 659                         dev_warn(dev, "Expected bpc in {6,8} but got: %u\n", desc->bpc);
 660                 break;
 661         case DRM_MODE_CONNECTOR_DPI:
 662                 bus_flags = DRM_BUS_FLAG_DE_LOW |
 663                             DRM_BUS_FLAG_DE_HIGH |
 664                             DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE |
 665                             DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
 666                             DRM_BUS_FLAG_DATA_MSB_TO_LSB |
 667                             DRM_BUS_FLAG_DATA_LSB_TO_MSB |
 668                             DRM_BUS_FLAG_SYNC_SAMPLE_POSEDGE |
 669                             DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE;
 670                 if (desc->bus_flags & ~bus_flags)
 671                         dev_warn(dev, "Unexpected bus_flags(%d)\n", desc->bus_flags & ~bus_flags);
 672                 if (!(desc->bus_flags & bus_flags))
 673                         dev_warn(dev, "Specify missing bus_flags\n");
 674                 if (desc->bus_format == 0)
 675                         dev_warn(dev, "Specify missing bus_format\n");
 676                 if (desc->bpc != 6 && desc->bpc != 8)
 677                         dev_warn(dev, "Expected bpc in {6,8} but got: %u\n", desc->bpc);
 678                 break;
 679         default:
 680                 dev_warn(dev, "Specify a valid connector_type: %d\n", desc->connector_type);
 681                 connector_type = DRM_MODE_CONNECTOR_DPI;
 682                 break;
 683         }
 684
 685         dev_set_drvdata(dev, panel);
 686
 687         /*
 688          * We use runtime PM for prepare / unprepare since those power the panel
 689          * on and off and those can be very slow operations. This is important
 690          * to optimize powering the panel on briefly to read the EDID before
 691          * fully enabling the panel.
 692          */
 693         pm_runtime_enable(dev);
 694         pm_runtime_set_autosuspend_delay(dev, 1000);
 695         pm_runtime_use_autosuspend(dev);
 696
 697         drm_panel_init(&panel->base, dev, &panel_simple_funcs, connector_type);
 698
 699         err = drm_panel_of_backlight(&panel->base);
 700         if (err) {
 701                 dev_err_probe(dev, err, "Could not find backlight\n");
 702                 goto disable_pm_runtime;
 703         }
 704
 705         drm_panel_add(&panel->base);
 706
 707         return 0;
 708
 709 disable_pm_runtime:
 710         pm_runtime_dont_use_autosuspend(dev);
 711         pm_runtime_disable(dev);
 712 free_ddc:
 713         if (panel->ddc)
 714                 put_device(&panel->ddc->dev);
 715
 716         return err;
 717 }
 718
 719 static void panel_simple_shutdown(struct device *dev)
 720 {
 721         struct panel_simple *panel = dev_get_drvdata(dev);
 722
 723         /*
 724          * NOTE: the following two calls don't really belong here. It is the
 725          * responsibility of a correctly written DRM modeset driver to call
 726          * drm_atomic_helper_shutdown() at shutdown time and that should
 727          * cause the panel to be disabled / unprepared if needed. For now,
 728          * however, we'll keep these calls due to the sheer number of
 729          * different DRM modeset drivers used with panel-simple. The fact that
 730          * we're calling these and _also_ the drm_atomic_helper_shutdown()
 731          * will try to disable/unprepare means that we can get a warning about
 732          * trying to disable/unprepare an already disabled/unprepared panel,
 733          * but that's something we'll have to live with until we've confirmed
 734          * that all DRM modeset drivers are properly calling
 735          * drm_atomic_helper_shutdown().
 736          */
 737         drm_panel_disable(&panel->base);
 738         drm_panel_unprepare(&panel->base);
 739 }
 740
 741 static void panel_simple_remove(struct device *dev)
 742 {
 743         struct panel_simple *panel = dev_get_drvdata(dev);
 744
 745         drm_panel_remove(&panel->base);
 746         panel_simple_shutdown(dev);
 747
 748         pm_runtime_dont_use_autosuspend(dev);
 749         pm_runtime_disable(dev);
 750         if (panel->ddc)
 751                 put_device(&panel->ddc->dev);
 752 }
 753
 754 static const struct drm_display_mode ampire_am_1280800n3tzqw_t00h_mode = {
 755         .clock = 71100,
 756         .hdisplay = 1280,
 757         .hsync_start = 1280 + 40,
 758         .hsync_end = 1280 + 40 + 80,
 759         .htotal = 1280 + 40 + 80 + 40,
 760         .vdisplay = 800,
 761         .vsync_start = 800 + 3,
 762         .vsync_end = 800 + 3 + 10,
 763         .vtotal = 800 + 3 + 10 + 10,
 764         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 765 };
 766
 767 static const struct panel_desc ampire_am_1280800n3tzqw_t00h = {
 768         .modes = &ampire_am_1280800n3tzqw_t00h_mode,
 769         .num_modes = 1,
 770         .bpc = 8,
 771         .size = {
 772                 .width = 217,
 773                 .height = 136,
 774         },
 775         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
 776         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
 777         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 778 };
 779
 780 static const struct drm_display_mode ampire_am_480272h3tmqw_t01h_mode = {
 781         .clock = 9000,
 782         .hdisplay = 480,
 783         .hsync_start = 480 + 2,
 784         .hsync_end = 480 + 2 + 41,
 785         .htotal = 480 + 2 + 41 + 2,
 786         .vdisplay = 272,
 787         .vsync_start = 272 + 2,
 788         .vsync_end = 272 + 2 + 10,
 789         .vtotal = 272 + 2 + 10 + 2,
 790         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 791 };
 792
 793 static const struct panel_desc ampire_am_480272h3tmqw_t01h = {
 794         .modes = &ampire_am_480272h3tmqw_t01h_mode,
 795         .num_modes = 1,
 796         .bpc = 8,
 797         .size = {
 798                 .width = 99,
 799                 .height = 58,
 800         },
 801         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 802 };
 803
 804 static const struct drm_display_mode ampire_am800480r3tmqwa1h_mode = {
 805         .clock = 33333,
 806         .hdisplay = 800,
 807         .hsync_start = 800 + 0,
 808         .hsync_end = 800 + 0 + 255,
 809         .htotal = 800 + 0 + 255 + 0,
 810         .vdisplay = 480,
 811         .vsync_start = 480 + 2,
 812         .vsync_end = 480 + 2 + 45,
 813         .vtotal = 480 + 2 + 45 + 0,
 814         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
 815 };
 816
 817 static const struct display_timing ampire_am_800480l1tmqw_t00h_timing = {
 818         .pixelclock = { 29930000, 33260000, 36590000 },
 819         .hactive = { 800, 800, 800 },
 820         .hfront_porch = { 1, 40, 168 },
 821         .hback_porch = { 88, 88, 88 },
 822         .hsync_len = { 1, 128, 128 },
 823         .vactive = { 480, 480, 480 },
 824         .vfront_porch = { 1, 35, 37 },
 825         .vback_porch = { 8, 8, 8 },
 826         .vsync_len = { 1, 2, 2 },
 827         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
 828                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
 829                  DISPLAY_FLAGS_SYNC_POSEDGE,
 830 };
 831
 832 static const struct panel_desc ampire_am_800480l1tmqw_t00h = {
 833         .timings = &ampire_am_800480l1tmqw_t00h_timing,
 834         .num_timings = 1,
 835         .bpc = 8,
 836         .size = {
 837                 .width = 111,
 838                 .height = 67,
 839         },
 840         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
 841         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
 842                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
 843                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
 844         .connector_type = DRM_MODE_CONNECTOR_DPI,
 845 };
 846
 847 static const struct panel_desc ampire_am800480r3tmqwa1h = {
 848         .modes = &ampire_am800480r3tmqwa1h_mode,
 849         .num_modes = 1,
 850         .bpc = 6,
 851         .size = {
 852                 .width = 152,
 853                 .height = 91,
 854         },
 855         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 856 };
 857
 858 static const struct display_timing ampire_am800600p5tmqw_tb8h_timing = {
 859         .pixelclock = { 34500000, 39600000, 50400000 },
 860         .hactive = { 800, 800, 800 },
 861         .hfront_porch = { 12, 112, 312 },
 862         .hback_porch = { 87, 87, 48 },
 863         .hsync_len = { 1, 1, 40 },
 864         .vactive = { 600, 600, 600 },
 865         .vfront_porch = { 1, 21, 61 },
 866         .vback_porch = { 38, 38, 19 },
 867         .vsync_len = { 1, 1, 20 },
 868         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
 869                 DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
 870                 DISPLAY_FLAGS_SYNC_POSEDGE,
 871 };
 872
 873 static const struct panel_desc ampire_am800600p5tmqwtb8h = {
 874         .timings = &ampire_am800600p5tmqw_tb8h_timing,
 875         .num_timings = 1,
 876         .bpc = 6,
 877         .size = {
 878                 .width = 162,
 879                 .height = 122,
 880         },
 881         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 882         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
 883                 DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
 884                 DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
 885         .connector_type = DRM_MODE_CONNECTOR_DPI,
 886 };
 887
 888 static const struct display_timing santek_st0700i5y_rbslw_f_timing = {
 889         .pixelclock = { 26400000, 33300000, 46800000 },
 890         .hactive = { 800, 800, 800 },
 891         .hfront_porch = { 16, 210, 354 },
 892         .hback_porch = { 45, 36, 6 },
 893         .hsync_len = { 1, 10, 40 },
 894         .vactive = { 480, 480, 480 },
 895         .vfront_porch = { 7, 22, 147 },
 896         .vback_porch = { 22, 13, 3 },
 897         .vsync_len = { 1, 10, 20 },
 898         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
 899                 DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE
 900 };
 901
 902 static const struct panel_desc armadeus_st0700_adapt = {
 903         .timings = &santek_st0700i5y_rbslw_f_timing,
 904         .num_timings = 1,
 905         .bpc = 6,
 906         .size = {
 907                 .width = 154,
 908                 .height = 86,
 909         },
 910         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
 911         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
 912 };
 913
 914 static const struct drm_display_mode auo_b101aw03_mode = {
 915         .clock = 51450,
 916         .hdisplay = 1024,
 917         .hsync_start = 1024 + 156,
 918         .hsync_end = 1024 + 156 + 8,
 919         .htotal = 1024 + 156 + 8 + 156,
 920         .vdisplay = 600,
 921         .vsync_start = 600 + 16,
 922         .vsync_end = 600 + 16 + 6,
 923         .vtotal = 600 + 16 + 6 + 16,
 924 };
 925
 926 static const struct panel_desc auo_b101aw03 = {
 927         .modes = &auo_b101aw03_mode,
 928         .num_modes = 1,
 929         .bpc = 6,
 930         .size = {
 931                 .width = 223,
 932                 .height = 125,
 933         },
 934         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 935         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
 936         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 937 };
 938
 939 static const struct drm_display_mode auo_b101xtn01_mode = {
 940         .clock = 72000,
 941         .hdisplay = 1366,
 942         .hsync_start = 1366 + 20,
 943         .hsync_end = 1366 + 20 + 70,
 944         .htotal = 1366 + 20 + 70,
 945         .vdisplay = 768,
 946         .vsync_start = 768 + 14,
 947         .vsync_end = 768 + 14 + 42,
 948         .vtotal = 768 + 14 + 42,
 949         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 950 };
 951
 952 static const struct panel_desc auo_b101xtn01 = {
 953         .modes = &auo_b101xtn01_mode,
 954         .num_modes = 1,
 955         .bpc = 6,
 956         .size = {
 957                 .width = 223,
 958                 .height = 125,
 959         },
 960 };
 961
 962 static const struct drm_display_mode auo_b116xw03_mode = {
 963         .clock = 70589,
 964         .hdisplay = 1366,
 965         .hsync_start = 1366 + 40,
 966         .hsync_end = 1366 + 40 + 40,
 967         .htotal = 1366 + 40 + 40 + 32,
 968         .vdisplay = 768,
 969         .vsync_start = 768 + 10,
 970         .vsync_end = 768 + 10 + 12,
 971         .vtotal = 768 + 10 + 12 + 6,
 972         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
 973 };
 974
 975 static const struct panel_desc auo_b116xw03 = {
 976         .modes = &auo_b116xw03_mode,
 977         .num_modes = 1,
 978         .bpc = 6,
 979         .size = {
 980                 .width = 256,
 981                 .height = 144,
 982         },
 983         .delay = {
 984                 .prepare = 1,
 985                 .enable = 200,
 986                 .disable = 200,
 987                 .unprepare = 500,
 988         },
 989         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
 990         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
 991         .connector_type = DRM_MODE_CONNECTOR_LVDS,
 992 };
 993
 994 static const struct display_timing auo_g070vvn01_timings = {
 995         .pixelclock = { 33300000, 34209000, 45000000 },
 996         .hactive = { 800, 800, 800 },
 997         .hfront_porch = { 20, 40, 200 },
 998         .hback_porch = { 87, 40, 1 },
 999         .hsync_len = { 1, 48, 87 },
1000         .vactive = { 480, 480, 480 },
1001         .vfront_porch = { 5, 13, 200 },
1002         .vback_porch = { 31, 31, 29 },
1003         .vsync_len = { 1, 1, 3 },
1004 };
1005
1006 static const struct panel_desc auo_g070vvn01 = {
1007         .timings = &auo_g070vvn01_timings,
1008         .num_timings = 1,
1009         .bpc = 8,
1010         .size = {
1011                 .width = 152,
1012                 .height = 91,
1013         },
1014         .delay = {
1015                 .prepare = 200,
1016                 .enable = 50,
1017                 .disable = 50,
1018                 .unprepare = 1000,
1019         },
1020 };
1021
1022 static const struct drm_display_mode auo_g101evn010_mode = {
1023         .clock = 68930,
1024         .hdisplay = 1280,
1025         .hsync_start = 1280 + 82,
1026         .hsync_end = 1280 + 82 + 2,
1027         .htotal = 1280 + 82 + 2 + 84,
1028         .vdisplay = 800,
1029         .vsync_start = 800 + 8,
1030         .vsync_end = 800 + 8 + 2,
1031         .vtotal = 800 + 8 + 2 + 6,
1032 };
1033
1034 static const struct panel_desc auo_g101evn010 = {
1035         .modes = &auo_g101evn010_mode,
1036         .num_modes = 1,
1037         .bpc = 6,
1038         .size = {
1039                 .width = 216,
1040                 .height = 135,
1041         },
1042         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1043         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1044 };
1045
1046 static const struct drm_display_mode auo_g104sn02_mode = {
1047         .clock = 40000,
1048         .hdisplay = 800,
1049         .hsync_start = 800 + 40,
1050         .hsync_end = 800 + 40 + 216,
1051         .htotal = 800 + 40 + 216 + 128,
1052         .vdisplay = 600,
1053         .vsync_start = 600 + 10,
1054         .vsync_end = 600 + 10 + 35,
1055         .vtotal = 600 + 10 + 35 + 2,
1056 };
1057
1058 static const struct panel_desc auo_g104sn02 = {
1059         .modes = &auo_g104sn02_mode,
1060         .num_modes = 1,
1061         .bpc = 8,
1062         .size = {
1063                 .width = 211,
1064                 .height = 158,
1065         },
1066         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1067         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1068 };
1069
1070 static const struct display_timing auo_g121ean01_timing = {
1071         .pixelclock = { 60000000, 74400000, 90000000 },
1072         .hactive = { 1280, 1280, 1280 },
1073         .hfront_porch = { 20, 50, 100 },
1074         .hback_porch = { 20, 50, 100 },
1075         .hsync_len = { 30, 100, 200 },
1076         .vactive = { 800, 800, 800 },
1077         .vfront_porch = { 2, 10, 25 },
1078         .vback_porch = { 2, 10, 25 },
1079         .vsync_len = { 4, 18, 50 },
1080 };
1081
1082 static const struct panel_desc auo_g121ean01 = {
1083         .timings = &auo_g121ean01_timing,
1084         .num_timings = 1,
1085         .bpc = 8,
1086         .size = {
1087                 .width = 261,
1088                 .height = 163,
1089         },
1090         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1091         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1092 };
1093
1094 static const struct display_timing auo_g133han01_timings = {
1095         .pixelclock = { 134000000, 141200000, 149000000 },
1096         .hactive = { 1920, 1920, 1920 },
1097         .hfront_porch = { 39, 58, 77 },
1098         .hback_porch = { 59, 88, 117 },
1099         .hsync_len = { 28, 42, 56 },
1100         .vactive = { 1080, 1080, 1080 },
1101         .vfront_porch = { 3, 8, 11 },
1102         .vback_porch = { 5, 14, 19 },
1103         .vsync_len = { 4, 14, 19 },
1104 };
1105
1106 static const struct panel_desc auo_g133han01 = {
1107         .timings = &auo_g133han01_timings,
1108         .num_timings = 1,
1109         .bpc = 8,
1110         .size = {
1111                 .width = 293,
1112                 .height = 165,
1113         },
1114         .delay = {
1115                 .prepare = 200,
1116                 .enable = 50,
1117                 .disable = 50,
1118                 .unprepare = 1000,
1119         },
1120         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
1121         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1122 };
1123
1124 static const struct display_timing auo_g156han04_timings = {
1125         .pixelclock = { 137000000, 141000000, 146000000 },
1126         .hactive = { 1920, 1920, 1920 },
1127         .hfront_porch = { 60, 60, 60 },
1128         .hback_porch = { 90, 92, 111 },
1129         .hsync_len =  { 32, 32, 32 },
1130         .vactive = { 1080, 1080, 1080 },
1131         .vfront_porch = { 12, 12, 12 },
1132         .vback_porch = { 24, 36, 56 },
1133         .vsync_len = { 8, 8, 8 },
1134 };
1135
1136 static const struct panel_desc auo_g156han04 = {
1137         .timings = &auo_g156han04_timings,
1138         .num_timings = 1,
1139         .bpc = 8,
1140         .size = {
1141                 .width = 344,
1142                 .height = 194,
1143         },
1144         .delay = {
1145                 .prepare = 50,          /* T2 */
1146                 .enable = 200,          /* T3 */
1147                 .disable = 110,         /* T10 */
1148                 .unprepare = 1000,      /* T13 */
1149         },
1150         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1151         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1152         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1153 };
1154
1155 static const struct drm_display_mode auo_g156xtn01_mode = {
1156         .clock = 76000,
1157         .hdisplay = 1366,
1158         .hsync_start = 1366 + 33,
1159         .hsync_end = 1366 + 33 + 67,
1160         .htotal = 1560,
1161         .vdisplay = 768,
1162         .vsync_start = 768 + 4,
1163         .vsync_end = 768 + 4 + 4,
1164         .vtotal = 806,
1165 };
1166
1167 static const struct panel_desc auo_g156xtn01 = {
1168         .modes = &auo_g156xtn01_mode,
1169         .num_modes = 1,
1170         .bpc = 8,
1171         .size = {
1172                 .width = 344,
1173                 .height = 194,
1174         },
1175         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1176         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1177 };
1178
1179 static const struct display_timing auo_g185han01_timings = {
1180         .pixelclock = { 120000000, 144000000, 175000000 },
1181         .hactive = { 1920, 1920, 1920 },
1182         .hfront_porch = { 36, 120, 148 },
1183         .hback_porch = { 24, 88, 108 },
1184         .hsync_len = { 20, 48, 64 },
1185         .vactive = { 1080, 1080, 1080 },
1186         .vfront_porch = { 6, 10, 40 },
1187         .vback_porch = { 2, 5, 20 },
1188         .vsync_len = { 2, 5, 20 },
1189 };
1190
1191 static const struct panel_desc auo_g185han01 = {
1192         .timings = &auo_g185han01_timings,
1193         .num_timings = 1,
1194         .bpc = 8,
1195         .size = {
1196                 .width = 409,
1197                 .height = 230,
1198         },
1199         .delay = {
1200                 .prepare = 50,
1201                 .enable = 200,
1202                 .disable = 110,
1203                 .unprepare = 1000,
1204         },
1205         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1206         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1207 };
1208
1209 static const struct display_timing auo_g190ean01_timings = {
1210         .pixelclock = { 90000000, 108000000, 135000000 },
1211         .hactive = { 1280, 1280, 1280 },
1212         .hfront_porch = { 126, 184, 1266 },
1213         .hback_porch = { 84, 122, 844 },
1214         .hsync_len = { 70, 102, 704 },
1215         .vactive = { 1024, 1024, 1024 },
1216         .vfront_porch = { 4, 26, 76 },
1217         .vback_porch = { 2, 8, 25 },
1218         .vsync_len = { 2, 8, 25 },
1219 };
1220
1221 static const struct panel_desc auo_g190ean01 = {
1222         .timings = &auo_g190ean01_timings,
1223         .num_timings = 1,
1224         .bpc = 8,
1225         .size = {
1226                 .width = 376,
1227                 .height = 301,
1228         },
1229         .delay = {
1230                 .prepare = 50,
1231                 .enable = 200,
1232                 .disable = 110,
1233                 .unprepare = 1000,
1234         },
1235         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1236         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1237 };
1238
1239 static const struct display_timing auo_p320hvn03_timings = {
1240         .pixelclock = { 106000000, 148500000, 164000000 },
1241         .hactive = { 1920, 1920, 1920 },
1242         .hfront_porch = { 25, 50, 130 },
1243         .hback_porch = { 25, 50, 130 },
1244         .hsync_len = { 20, 40, 105 },
1245         .vactive = { 1080, 1080, 1080 },
1246         .vfront_porch = { 8, 17, 150 },
1247         .vback_porch = { 8, 17, 150 },
1248         .vsync_len = { 4, 11, 100 },
1249 };
1250
1251 static const struct panel_desc auo_p320hvn03 = {
1252         .timings = &auo_p320hvn03_timings,
1253         .num_timings = 1,
1254         .bpc = 8,
1255         .size = {
1256                 .width = 698,
1257                 .height = 393,
1258         },
1259         .delay = {
1260                 .prepare = 1,
1261                 .enable = 450,
1262                 .unprepare = 500,
1263         },
1264         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1265         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1266 };
1267
1268 static const struct drm_display_mode auo_t215hvn01_mode = {
1269         .clock = 148800,
1270         .hdisplay = 1920,
1271         .hsync_start = 1920 + 88,
1272         .hsync_end = 1920 + 88 + 44,
1273         .htotal = 1920 + 88 + 44 + 148,
1274         .vdisplay = 1080,
1275         .vsync_start = 1080 + 4,
1276         .vsync_end = 1080 + 4 + 5,
1277         .vtotal = 1080 + 4 + 5 + 36,
1278 };
1279
1280 static const struct panel_desc auo_t215hvn01 = {
1281         .modes = &auo_t215hvn01_mode,
1282         .num_modes = 1,
1283         .bpc = 8,
1284         .size = {
1285                 .width = 430,
1286                 .height = 270,
1287         },
1288         .delay = {
1289                 .disable = 5,
1290                 .unprepare = 1000,
1291         },
1292         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1293         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1294 };
1295
1296 static const struct drm_display_mode avic_tm070ddh03_mode = {
1297         .clock = 51200,
1298         .hdisplay = 1024,
1299         .hsync_start = 1024 + 160,
1300         .hsync_end = 1024 + 160 + 4,
1301         .htotal = 1024 + 160 + 4 + 156,
1302         .vdisplay = 600,
1303         .vsync_start = 600 + 17,
1304         .vsync_end = 600 + 17 + 1,
1305         .vtotal = 600 + 17 + 1 + 17,
1306 };
1307
1308 static const struct panel_desc avic_tm070ddh03 = {
1309         .modes = &avic_tm070ddh03_mode,
1310         .num_modes = 1,
1311         .bpc = 8,
1312         .size = {
1313                 .width = 154,
1314                 .height = 90,
1315         },
1316         .delay = {
1317                 .prepare = 20,
1318                 .enable = 200,
1319                 .disable = 200,
1320         },
1321 };
1322
1323 static const struct drm_display_mode bananapi_s070wv20_ct16_mode = {
1324         .clock = 30000,
1325         .hdisplay = 800,
1326         .hsync_start = 800 + 40,
1327         .hsync_end = 800 + 40 + 48,
1328         .htotal = 800 + 40 + 48 + 40,
1329         .vdisplay = 480,
1330         .vsync_start = 480 + 13,
1331         .vsync_end = 480 + 13 + 3,
1332         .vtotal = 480 + 13 + 3 + 29,
1333 };
1334
1335 static const struct panel_desc bananapi_s070wv20_ct16 = {
1336         .modes = &bananapi_s070wv20_ct16_mode,
1337         .num_modes = 1,
1338         .bpc = 6,
1339         .size = {
1340                 .width = 154,
1341                 .height = 86,
1342         },
1343 };
1344
1345 static const struct drm_display_mode boe_bp101wx1_100_mode = {
1346         .clock = 78945,
1347         .hdisplay = 1280,
1348         .hsync_start = 1280 + 0,
1349         .hsync_end = 1280 + 0 + 2,
1350         .htotal = 1280 + 62 + 0 + 2,
1351         .vdisplay = 800,
1352         .vsync_start = 800 + 8,
1353         .vsync_end = 800 + 8 + 2,
1354         .vtotal = 800 + 6 + 8 + 2,
1355 };
1356
1357 static const struct panel_desc boe_bp082wx1_100 = {
1358         .modes = &boe_bp101wx1_100_mode,
1359         .num_modes = 1,
1360         .bpc = 8,
1361         .size = {
1362                 .width = 177,
1363                 .height = 110,
1364         },
1365         .delay = {
1366                 .enable = 50,
1367                 .disable = 50,
1368         },
1369         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
1370         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1371         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1372 };
1373
1374 static const struct panel_desc boe_bp101wx1_100 = {
1375         .modes = &boe_bp101wx1_100_mode,
1376         .num_modes = 1,
1377         .bpc = 8,
1378         .size = {
1379                 .width = 217,
1380                 .height = 136,
1381         },
1382         .delay = {
1383                 .enable = 50,
1384                 .disable = 50,
1385         },
1386         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
1387         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1388         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1389 };
1390
1391 static const struct display_timing boe_ev121wxm_n10_1850_timing = {
1392         .pixelclock = { 69922000, 71000000, 72293000 },
1393         .hactive = { 1280, 1280, 1280 },
1394         .hfront_porch = { 48, 48, 48 },
1395         .hback_porch = { 80, 80, 80 },
1396         .hsync_len = { 32, 32, 32 },
1397         .vactive = { 800, 800, 800 },
1398         .vfront_porch = { 3, 3, 3 },
1399         .vback_porch = { 14, 14, 14 },
1400         .vsync_len = { 6, 6, 6 },
1401 };
1402
1403 static const struct panel_desc boe_ev121wxm_n10_1850 = {
1404         .timings = &boe_ev121wxm_n10_1850_timing,
1405         .num_timings = 1,
1406         .bpc = 8,
1407         .size = {
1408                 .width = 261,
1409                 .height = 163,
1410         },
1411         .delay = {
1412                 .prepare = 9,
1413                 .enable = 300,
1414                 .unprepare = 300,
1415                 .disable = 560,
1416         },
1417         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1418         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1419         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1420 };
1421
1422 static const struct drm_display_mode boe_hv070wsa_mode = {
1423         .clock = 42105,
1424         .hdisplay = 1024,
1425         .hsync_start = 1024 + 30,
1426         .hsync_end = 1024 + 30 + 30,
1427         .htotal = 1024 + 30 + 30 + 30,
1428         .vdisplay = 600,
1429         .vsync_start = 600 + 10,
1430         .vsync_end = 600 + 10 + 10,
1431         .vtotal = 600 + 10 + 10 + 10,
1432 };
1433
1434 static const struct panel_desc boe_hv070wsa = {
1435         .modes = &boe_hv070wsa_mode,
1436         .num_modes = 1,
1437         .bpc = 8,
1438         .size = {
1439                 .width = 154,
1440                 .height = 90,
1441         },
1442         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1443         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1444         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1445 };
1446
1447 static const struct display_timing cct_cmt430b19n00_timing = {
1448         .pixelclock = { 8000000, 9000000, 12000000 },
1449         .hactive = { 480, 480, 480 },
1450         .hfront_porch = { 2, 8, 75 },
1451         .hback_porch = { 3, 43, 43 },
1452         .hsync_len = { 2, 4, 75 },
1453         .vactive = { 272, 272, 272 },
1454         .vfront_porch = { 2, 8, 37 },
1455         .vback_porch = { 2, 12, 12 },
1456         .vsync_len = { 2, 4, 37 },
1457         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW
1458 };
1459
1460 static const struct panel_desc cct_cmt430b19n00 = {
1461         .timings = &cct_cmt430b19n00_timing,
1462         .num_timings = 1,
1463         .bpc = 8,
1464         .size = {
1465                 .width = 95,
1466                 .height = 53,
1467         },
1468         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1469         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1470         .connector_type = DRM_MODE_CONNECTOR_DPI,
1471 };
1472
1473 static const struct drm_display_mode cdtech_s043wq26h_ct7_mode = {
1474         .clock = 9000,
1475         .hdisplay = 480,
1476         .hsync_start = 480 + 5,
1477         .hsync_end = 480 + 5 + 5,
1478         .htotal = 480 + 5 + 5 + 40,
1479         .vdisplay = 272,
1480         .vsync_start = 272 + 8,
1481         .vsync_end = 272 + 8 + 8,
1482         .vtotal = 272 + 8 + 8 + 8,
1483         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1484 };
1485
1486 static const struct panel_desc cdtech_s043wq26h_ct7 = {
1487         .modes = &cdtech_s043wq26h_ct7_mode,
1488         .num_modes = 1,
1489         .bpc = 8,
1490         .size = {
1491                 .width = 95,
1492                 .height = 54,
1493         },
1494         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1495 };
1496
1497 /* S070PWS19HP-FC21 2017/04/22 */
1498 static const struct drm_display_mode cdtech_s070pws19hp_fc21_mode = {
1499         .clock = 51200,
1500         .hdisplay = 1024,
1501         .hsync_start = 1024 + 160,
1502         .hsync_end = 1024 + 160 + 20,
1503         .htotal = 1024 + 160 + 20 + 140,
1504         .vdisplay = 600,
1505         .vsync_start = 600 + 12,
1506         .vsync_end = 600 + 12 + 3,
1507         .vtotal = 600 + 12 + 3 + 20,
1508         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1509 };
1510
1511 static const struct panel_desc cdtech_s070pws19hp_fc21 = {
1512         .modes = &cdtech_s070pws19hp_fc21_mode,
1513         .num_modes = 1,
1514         .bpc = 6,
1515         .size = {
1516                 .width = 154,
1517                 .height = 86,
1518         },
1519         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1520         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
1521         .connector_type = DRM_MODE_CONNECTOR_DPI,
1522 };
1523
1524 /* S070SWV29HG-DC44 2017/09/21 */
1525 static const struct drm_display_mode cdtech_s070swv29hg_dc44_mode = {
1526         .clock = 33300,
1527         .hdisplay = 800,
1528         .hsync_start = 800 + 210,
1529         .hsync_end = 800 + 210 + 2,
1530         .htotal = 800 + 210 + 2 + 44,
1531         .vdisplay = 480,
1532         .vsync_start = 480 + 22,
1533         .vsync_end = 480 + 22 + 2,
1534         .vtotal = 480 + 22 + 2 + 21,
1535         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1536 };
1537
1538 static const struct panel_desc cdtech_s070swv29hg_dc44 = {
1539         .modes = &cdtech_s070swv29hg_dc44_mode,
1540         .num_modes = 1,
1541         .bpc = 6,
1542         .size = {
1543                 .width = 154,
1544                 .height = 86,
1545         },
1546         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1547         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
1548         .connector_type = DRM_MODE_CONNECTOR_DPI,
1549 };
1550
1551 static const struct drm_display_mode cdtech_s070wv95_ct16_mode = {
1552         .clock = 35000,
1553         .hdisplay = 800,
1554         .hsync_start = 800 + 40,
1555         .hsync_end = 800 + 40 + 40,
1556         .htotal = 800 + 40 + 40 + 48,
1557         .vdisplay = 480,
1558         .vsync_start = 480 + 29,
1559         .vsync_end = 480 + 29 + 13,
1560         .vtotal = 480 + 29 + 13 + 3,
1561         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1562 };
1563
1564 static const struct panel_desc cdtech_s070wv95_ct16 = {
1565         .modes = &cdtech_s070wv95_ct16_mode,
1566         .num_modes = 1,
1567         .bpc = 8,
1568         .size = {
1569                 .width = 154,
1570                 .height = 85,
1571         },
1572 };
1573
1574 static const struct display_timing chefree_ch101olhlwh_002_timing = {
1575         .pixelclock = { 68900000, 71100000, 73400000 },
1576         .hactive = { 1280, 1280, 1280 },
1577         .hfront_porch = { 65, 80, 95 },
1578         .hback_porch = { 64, 79, 94 },
1579         .hsync_len = { 1, 1, 1 },
1580         .vactive = { 800, 800, 800 },
1581         .vfront_porch = { 7, 11, 14 },
1582         .vback_porch = { 7, 11, 14 },
1583         .vsync_len = { 1, 1, 1 },
1584         .flags = DISPLAY_FLAGS_DE_HIGH,
1585 };
1586
1587 static const struct panel_desc chefree_ch101olhlwh_002 = {
1588         .timings = &chefree_ch101olhlwh_002_timing,
1589         .num_timings = 1,
1590         .bpc = 8,
1591         .size = {
1592                 .width = 217,
1593                 .height = 135,
1594         },
1595         .delay = {
1596                 .enable = 200,
1597                 .disable = 200,
1598         },
1599         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1600         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1601         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1602 };
1603
1604 static const struct drm_display_mode chunghwa_claa070wp03xg_mode = {
1605         .clock = 66770,
1606         .hdisplay = 800,
1607         .hsync_start = 800 + 49,
1608         .hsync_end = 800 + 49 + 33,
1609         .htotal = 800 + 49 + 33 + 17,
1610         .vdisplay = 1280,
1611         .vsync_start = 1280 + 1,
1612         .vsync_end = 1280 + 1 + 7,
1613         .vtotal = 1280 + 1 + 7 + 15,
1614         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1615 };
1616
1617 static const struct panel_desc chunghwa_claa070wp03xg = {
1618         .modes = &chunghwa_claa070wp03xg_mode,
1619         .num_modes = 1,
1620         .bpc = 6,
1621         .size = {
1622                 .width = 94,
1623                 .height = 150,
1624         },
1625         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1626         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1627         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1628 };
1629
1630 static const struct drm_display_mode chunghwa_claa101wa01a_mode = {
1631         .clock = 72070,
1632         .hdisplay = 1366,
1633         .hsync_start = 1366 + 58,
1634         .hsync_end = 1366 + 58 + 58,
1635         .htotal = 1366 + 58 + 58 + 58,
1636         .vdisplay = 768,
1637         .vsync_start = 768 + 4,
1638         .vsync_end = 768 + 4 + 4,
1639         .vtotal = 768 + 4 + 4 + 4,
1640 };
1641
1642 static const struct panel_desc chunghwa_claa101wa01a = {
1643         .modes = &chunghwa_claa101wa01a_mode,
1644         .num_modes = 1,
1645         .bpc = 6,
1646         .size = {
1647                 .width = 220,
1648                 .height = 120,
1649         },
1650         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1651         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1652         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1653 };
1654
1655 static const struct drm_display_mode chunghwa_claa101wb01_mode = {
1656         .clock = 69300,
1657         .hdisplay = 1366,
1658         .hsync_start = 1366 + 48,
1659         .hsync_end = 1366 + 48 + 32,
1660         .htotal = 1366 + 48 + 32 + 20,
1661         .vdisplay = 768,
1662         .vsync_start = 768 + 16,
1663         .vsync_end = 768 + 16 + 8,
1664         .vtotal = 768 + 16 + 8 + 16,
1665 };
1666
1667 static const struct panel_desc chunghwa_claa101wb01 = {
1668         .modes = &chunghwa_claa101wb01_mode,
1669         .num_modes = 1,
1670         .bpc = 6,
1671         .size = {
1672                 .width = 223,
1673                 .height = 125,
1674         },
1675         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1676         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
1677         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1678 };
1679
1680 static const struct display_timing dataimage_fg040346dsswbg04_timing = {
1681         .pixelclock = { 5000000, 9000000, 12000000 },
1682         .hactive = { 480, 480, 480 },
1683         .hfront_porch = { 12, 12, 12 },
1684         .hback_porch = { 12, 12, 12 },
1685         .hsync_len = { 21, 21, 21 },
1686         .vactive = { 272, 272, 272 },
1687         .vfront_porch = { 4, 4, 4 },
1688         .vback_porch = { 4, 4, 4 },
1689         .vsync_len = { 8, 8, 8 },
1690 };
1691
1692 static const struct panel_desc dataimage_fg040346dsswbg04 = {
1693         .timings = &dataimage_fg040346dsswbg04_timing,
1694         .num_timings = 1,
1695         .bpc = 8,
1696         .size = {
1697                 .width = 95,
1698                 .height = 54,
1699         },
1700         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1701         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1702         .connector_type = DRM_MODE_CONNECTOR_DPI,
1703 };
1704
1705 static const struct display_timing dataimage_fg1001l0dsswmg01_timing = {
1706         .pixelclock = { 68900000, 71110000, 73400000 },
1707         .hactive = { 1280, 1280, 1280 },
1708         .vactive = { 800, 800, 800 },
1709         .hback_porch = { 100, 100, 100 },
1710         .hfront_porch = { 100, 100, 100 },
1711         .vback_porch = { 5, 5, 5 },
1712         .vfront_porch = { 5, 5, 5 },
1713         .hsync_len = { 24, 24, 24 },
1714         .vsync_len = { 3, 3, 3 },
1715         .flags = DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
1716                  DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
1717 };
1718
1719 static const struct panel_desc dataimage_fg1001l0dsswmg01 = {
1720         .timings = &dataimage_fg1001l0dsswmg01_timing,
1721         .num_timings = 1,
1722         .bpc = 8,
1723         .size = {
1724                 .width = 217,
1725                 .height = 136,
1726         },
1727 };
1728
1729 static const struct drm_display_mode dataimage_scf0700c48ggu18_mode = {
1730         .clock = 33260,
1731         .hdisplay = 800,
1732         .hsync_start = 800 + 40,
1733         .hsync_end = 800 + 40 + 128,
1734         .htotal = 800 + 40 + 128 + 88,
1735         .vdisplay = 480,
1736         .vsync_start = 480 + 10,
1737         .vsync_end = 480 + 10 + 2,
1738         .vtotal = 480 + 10 + 2 + 33,
1739         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1740 };
1741
1742 static const struct panel_desc dataimage_scf0700c48ggu18 = {
1743         .modes = &dataimage_scf0700c48ggu18_mode,
1744         .num_modes = 1,
1745         .bpc = 8,
1746         .size = {
1747                 .width = 152,
1748                 .height = 91,
1749         },
1750         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1751         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1752 };
1753
1754 static const struct display_timing dlc_dlc0700yzg_1_timing = {
1755         .pixelclock = { 45000000, 51200000, 57000000 },
1756         .hactive = { 1024, 1024, 1024 },
1757         .hfront_porch = { 100, 106, 113 },
1758         .hback_porch = { 100, 106, 113 },
1759         .hsync_len = { 100, 108, 114 },
1760         .vactive = { 600, 600, 600 },
1761         .vfront_porch = { 8, 11, 15 },
1762         .vback_porch = { 8, 11, 15 },
1763         .vsync_len = { 9, 13, 15 },
1764         .flags = DISPLAY_FLAGS_DE_HIGH,
1765 };
1766
1767 static const struct panel_desc dlc_dlc0700yzg_1 = {
1768         .timings = &dlc_dlc0700yzg_1_timing,
1769         .num_timings = 1,
1770         .bpc = 6,
1771         .size = {
1772                 .width = 154,
1773                 .height = 86,
1774         },
1775         .delay = {
1776                 .prepare = 30,
1777                 .enable = 200,
1778                 .disable = 200,
1779         },
1780         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
1781         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1782 };
1783
1784 static const struct display_timing dlc_dlc1010gig_timing = {
1785         .pixelclock = { 68900000, 71100000, 73400000 },
1786         .hactive = { 1280, 1280, 1280 },
1787         .hfront_porch = { 43, 53, 63 },
1788         .hback_porch = { 43, 53, 63 },
1789         .hsync_len = { 44, 54, 64 },
1790         .vactive = { 800, 800, 800 },
1791         .vfront_porch = { 5, 8, 11 },
1792         .vback_porch = { 5, 8, 11 },
1793         .vsync_len = { 5, 7, 11 },
1794         .flags = DISPLAY_FLAGS_DE_HIGH,
1795 };
1796
1797 static const struct panel_desc dlc_dlc1010gig = {
1798         .timings = &dlc_dlc1010gig_timing,
1799         .num_timings = 1,
1800         .bpc = 8,
1801         .size = {
1802                 .width = 216,
1803                 .height = 135,
1804         },
1805         .delay = {
1806                 .prepare = 60,
1807                 .enable = 150,
1808                 .disable = 100,
1809                 .unprepare = 60,
1810         },
1811         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
1812         .connector_type = DRM_MODE_CONNECTOR_LVDS,
1813 };
1814
1815 static const struct drm_display_mode edt_et035012dm6_mode = {
1816         .clock = 6500,
1817         .hdisplay = 320,
1818         .hsync_start = 320 + 20,
1819         .hsync_end = 320 + 20 + 30,
1820         .htotal = 320 + 20 + 68,
1821         .vdisplay = 240,
1822         .vsync_start = 240 + 4,
1823         .vsync_end = 240 + 4 + 4,
1824         .vtotal = 240 + 4 + 4 + 14,
1825         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1826 };
1827
1828 static const struct panel_desc edt_et035012dm6 = {
1829         .modes = &edt_et035012dm6_mode,
1830         .num_modes = 1,
1831         .bpc = 8,
1832         .size = {
1833                 .width = 70,
1834                 .height = 52,
1835         },
1836         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1837         .bus_flags = DRM_BUS_FLAG_DE_LOW | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
1838 };
1839
1840 static const struct drm_display_mode edt_etm0350g0dh6_mode = {
1841         .clock = 6520,
1842         .hdisplay = 320,
1843         .hsync_start = 320 + 20,
1844         .hsync_end = 320 + 20 + 68,
1845         .htotal = 320 + 20 + 68,
1846         .vdisplay = 240,
1847         .vsync_start = 240 + 4,
1848         .vsync_end = 240 + 4 + 18,
1849         .vtotal = 240 + 4 + 18,
1850         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1851 };
1852
1853 static const struct panel_desc edt_etm0350g0dh6 = {
1854         .modes = &edt_etm0350g0dh6_mode,
1855         .num_modes = 1,
1856         .bpc = 6,
1857         .size = {
1858                 .width = 70,
1859                 .height = 53,
1860         },
1861         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
1862         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1863         .connector_type = DRM_MODE_CONNECTOR_DPI,
1864 };
1865
1866 static const struct drm_display_mode edt_etm043080dh6gp_mode = {
1867         .clock = 10870,
1868         .hdisplay = 480,
1869         .hsync_start = 480 + 8,
1870         .hsync_end = 480 + 8 + 4,
1871         .htotal = 480 + 8 + 4 + 41,
1872
1873         /*
1874          * IWG22M: Y resolution changed for "dc_linuxfb" module crashing while
1875          * fb_align
1876          */
1877
1878         .vdisplay = 288,
1879         .vsync_start = 288 + 2,
1880         .vsync_end = 288 + 2 + 4,
1881         .vtotal = 288 + 2 + 4 + 10,
1882 };
1883
1884 static const struct panel_desc edt_etm043080dh6gp = {
1885         .modes = &edt_etm043080dh6gp_mode,
1886         .num_modes = 1,
1887         .bpc = 8,
1888         .size = {
1889                 .width = 100,
1890                 .height = 65,
1891         },
1892         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1893         .connector_type = DRM_MODE_CONNECTOR_DPI,
1894 };
1895
1896 static const struct drm_display_mode edt_etm0430g0dh6_mode = {
1897         .clock = 9000,
1898         .hdisplay = 480,
1899         .hsync_start = 480 + 2,
1900         .hsync_end = 480 + 2 + 41,
1901         .htotal = 480 + 2 + 41 + 2,
1902         .vdisplay = 272,
1903         .vsync_start = 272 + 2,
1904         .vsync_end = 272 + 2 + 10,
1905         .vtotal = 272 + 2 + 10 + 2,
1906         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1907 };
1908
1909 static const struct panel_desc edt_etm0430g0dh6 = {
1910         .modes = &edt_etm0430g0dh6_mode,
1911         .num_modes = 1,
1912         .bpc = 6,
1913         .size = {
1914                 .width = 95,
1915                 .height = 54,
1916         },
1917         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1918         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
1919         .connector_type = DRM_MODE_CONNECTOR_DPI,
1920 };
1921
1922 static const struct drm_display_mode edt_et057090dhu_mode = {
1923         .clock = 25175,
1924         .hdisplay = 640,
1925         .hsync_start = 640 + 16,
1926         .hsync_end = 640 + 16 + 30,
1927         .htotal = 640 + 16 + 30 + 114,
1928         .vdisplay = 480,
1929         .vsync_start = 480 + 10,
1930         .vsync_end = 480 + 10 + 3,
1931         .vtotal = 480 + 10 + 3 + 32,
1932         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
1933 };
1934
1935 static const struct panel_desc edt_et057090dhu = {
1936         .modes = &edt_et057090dhu_mode,
1937         .num_modes = 1,
1938         .bpc = 6,
1939         .size = {
1940                 .width = 115,
1941                 .height = 86,
1942         },
1943         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1944         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1945         .connector_type = DRM_MODE_CONNECTOR_DPI,
1946 };
1947
1948 static const struct drm_display_mode edt_etm0700g0dh6_mode = {
1949         .clock = 33260,
1950         .hdisplay = 800,
1951         .hsync_start = 800 + 40,
1952         .hsync_end = 800 + 40 + 128,
1953         .htotal = 800 + 40 + 128 + 88,
1954         .vdisplay = 480,
1955         .vsync_start = 480 + 10,
1956         .vsync_end = 480 + 10 + 2,
1957         .vtotal = 480 + 10 + 2 + 33,
1958         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
1959 };
1960
1961 static const struct panel_desc edt_etm0700g0dh6 = {
1962         .modes = &edt_etm0700g0dh6_mode,
1963         .num_modes = 1,
1964         .bpc = 6,
1965         .size = {
1966                 .width = 152,
1967                 .height = 91,
1968         },
1969         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1970         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
1971         .connector_type = DRM_MODE_CONNECTOR_DPI,
1972 };
1973
1974 static const struct panel_desc edt_etm0700g0bdh6 = {
1975         .modes = &edt_etm0700g0dh6_mode,
1976         .num_modes = 1,
1977         .bpc = 6,
1978         .size = {
1979                 .width = 152,
1980                 .height = 91,
1981         },
1982         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
1983         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
1984         .connector_type = DRM_MODE_CONNECTOR_DPI,
1985 };
1986
1987 static const struct display_timing edt_etml0700y5dha_timing = {
1988         .pixelclock = { 40800000, 51200000, 67200000 },
1989         .hactive = { 1024, 1024, 1024 },
1990         .hfront_porch = { 30, 106, 125 },
1991         .hback_porch = { 30, 106, 125 },
1992         .hsync_len = { 30, 108, 126 },
1993         .vactive = { 600, 600, 600 },
1994         .vfront_porch = { 3, 12, 67},
1995         .vback_porch = { 3, 12, 67 },
1996         .vsync_len = { 4, 11, 66 },
1997         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
1998                  DISPLAY_FLAGS_DE_HIGH,
1999 };
2000
2001 static const struct panel_desc edt_etml0700y5dha = {
2002         .timings = &edt_etml0700y5dha_timing,
2003         .num_timings = 1,
2004         .bpc = 8,
2005         .size = {
2006                 .width = 155,
2007                 .height = 86,
2008         },
2009         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2010         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2011 };
2012
2013 static const struct display_timing edt_etml1010g3dra_timing = {
2014         .pixelclock = { 66300000, 72400000, 78900000 },
2015         .hactive = { 1280, 1280, 1280 },
2016         .hfront_porch = { 12, 72, 132 },
2017         .hback_porch = { 86, 86, 86 },
2018         .hsync_len = { 2, 2, 2 },
2019         .vactive = { 800, 800, 800 },
2020         .vfront_porch = { 1, 15, 49 },
2021         .vback_porch = { 21, 21, 21 },
2022         .vsync_len = { 2, 2, 2 },
2023         .flags = DISPLAY_FLAGS_VSYNC_LOW | DISPLAY_FLAGS_HSYNC_LOW |
2024                  DISPLAY_FLAGS_DE_HIGH,
2025 };
2026
2027 static const struct panel_desc edt_etml1010g3dra = {
2028         .timings = &edt_etml1010g3dra_timing,
2029         .num_timings = 1,
2030         .bpc = 8,
2031         .size = {
2032                 .width = 216,
2033                 .height = 135,
2034         },
2035         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2036         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2037         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2038 };
2039
2040 static const struct drm_display_mode edt_etmv570g2dhu_mode = {
2041         .clock = 25175,
2042         .hdisplay = 640,
2043         .hsync_start = 640,
2044         .hsync_end = 640 + 16,
2045         .htotal = 640 + 16 + 30 + 114,
2046         .vdisplay = 480,
2047         .vsync_start = 480 + 10,
2048         .vsync_end = 480 + 10 + 3,
2049         .vtotal = 480 + 10 + 3 + 35,
2050         .flags = DRM_MODE_FLAG_PVSYNC | DRM_MODE_FLAG_PHSYNC,
2051 };
2052
2053 static const struct panel_desc edt_etmv570g2dhu = {
2054         .modes = &edt_etmv570g2dhu_mode,
2055         .num_modes = 1,
2056         .bpc = 6,
2057         .size = {
2058                 .width = 115,
2059                 .height = 86,
2060         },
2061         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2062         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
2063         .connector_type = DRM_MODE_CONNECTOR_DPI,
2064 };
2065
2066 static const struct display_timing eink_vb3300_kca_timing = {
2067         .pixelclock = { 40000000, 40000000, 40000000 },
2068         .hactive = { 334, 334, 334 },
2069         .hfront_porch = { 1, 1, 1 },
2070         .hback_porch = { 1, 1, 1 },
2071         .hsync_len = { 1, 1, 1 },
2072         .vactive = { 1405, 1405, 1405 },
2073         .vfront_porch = { 1, 1, 1 },
2074         .vback_porch = { 1, 1, 1 },
2075         .vsync_len = { 1, 1, 1 },
2076         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2077                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE,
2078 };
2079
2080 static const struct panel_desc eink_vb3300_kca = {
2081         .timings = &eink_vb3300_kca_timing,
2082         .num_timings = 1,
2083         .bpc = 6,
2084         .size = {
2085                 .width = 157,
2086                 .height = 209,
2087         },
2088         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2089         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2090         .connector_type = DRM_MODE_CONNECTOR_DPI,
2091 };
2092
2093 static const struct display_timing evervision_vgg644804_timing = {
2094         .pixelclock = { 25175000, 25175000, 25175000 },
2095         .hactive = { 640, 640, 640 },
2096         .hfront_porch = { 16, 16, 16 },
2097         .hback_porch = { 82, 114, 170 },
2098         .hsync_len = { 5, 30, 30 },
2099         .vactive = { 480, 480, 480 },
2100         .vfront_porch = { 10, 10, 10 },
2101         .vback_porch = { 30, 32, 34 },
2102         .vsync_len = { 1, 3, 5 },
2103         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2104                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2105                  DISPLAY_FLAGS_SYNC_POSEDGE,
2106 };
2107
2108 static const struct panel_desc evervision_vgg644804 = {
2109         .timings = &evervision_vgg644804_timing,
2110         .num_timings = 1,
2111         .bpc = 8,
2112         .size = {
2113                 .width = 115,
2114                 .height = 86,
2115         },
2116         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2117         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
2118 };
2119
2120 static const struct display_timing evervision_vgg804821_timing = {
2121         .pixelclock = { 27600000, 33300000, 50000000 },
2122         .hactive = { 800, 800, 800 },
2123         .hfront_porch = { 40, 66, 70 },
2124         .hback_porch = { 40, 67, 70 },
2125         .hsync_len = { 40, 67, 70 },
2126         .vactive = { 480, 480, 480 },
2127         .vfront_porch = { 6, 10, 10 },
2128         .vback_porch = { 7, 11, 11 },
2129         .vsync_len = { 7, 11, 11 },
2130         .flags = DISPLAY_FLAGS_HSYNC_HIGH | DISPLAY_FLAGS_VSYNC_HIGH |
2131                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
2132                  DISPLAY_FLAGS_SYNC_NEGEDGE,
2133 };
2134
2135 static const struct panel_desc evervision_vgg804821 = {
2136         .timings = &evervision_vgg804821_timing,
2137         .num_timings = 1,
2138         .bpc = 8,
2139         .size = {
2140                 .width = 108,
2141                 .height = 64,
2142         },
2143         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2144         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
2145 };
2146
2147 static const struct drm_display_mode foxlink_fl500wvr00_a0t_mode = {
2148         .clock = 32260,
2149         .hdisplay = 800,
2150         .hsync_start = 800 + 168,
2151         .hsync_end = 800 + 168 + 64,
2152         .htotal = 800 + 168 + 64 + 88,
2153         .vdisplay = 480,
2154         .vsync_start = 480 + 37,
2155         .vsync_end = 480 + 37 + 2,
2156         .vtotal = 480 + 37 + 2 + 8,
2157 };
2158
2159 static const struct panel_desc foxlink_fl500wvr00_a0t = {
2160         .modes = &foxlink_fl500wvr00_a0t_mode,
2161         .num_modes = 1,
2162         .bpc = 8,
2163         .size = {
2164                 .width = 108,
2165                 .height = 65,
2166         },
2167         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2168 };
2169
2170 static const struct drm_display_mode frida_frd350h54004_modes[] = {
2171         { /* 60 Hz */
2172                 .clock = 6000,
2173                 .hdisplay = 320,
2174                 .hsync_start = 320 + 44,
2175                 .hsync_end = 320 + 44 + 16,
2176                 .htotal = 320 + 44 + 16 + 20,
2177                 .vdisplay = 240,
2178                 .vsync_start = 240 + 2,
2179                 .vsync_end = 240 + 2 + 6,
2180                 .vtotal = 240 + 2 + 6 + 2,
2181                 .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2182         },
2183         { /* 50 Hz */
2184                 .clock = 5400,
2185                 .hdisplay = 320,
2186                 .hsync_start = 320 + 56,
2187                 .hsync_end = 320 + 56 + 16,
2188                 .htotal = 320 + 56 + 16 + 40,
2189                 .vdisplay = 240,
2190                 .vsync_start = 240 + 2,
2191                 .vsync_end = 240 + 2 + 6,
2192                 .vtotal = 240 + 2 + 6 + 2,
2193                 .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2194         },
2195 };
2196
2197 static const struct panel_desc frida_frd350h54004 = {
2198         .modes = frida_frd350h54004_modes,
2199         .num_modes = ARRAY_SIZE(frida_frd350h54004_modes),
2200         .bpc = 8,
2201         .size = {
2202                 .width = 77,
2203                 .height = 64,
2204         },
2205         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2206         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
2207         .connector_type = DRM_MODE_CONNECTOR_DPI,
2208 };
2209
2210 static const struct drm_display_mode friendlyarm_hd702e_mode = {
2211         .clock          = 67185,
2212         .hdisplay       = 800,
2213         .hsync_start    = 800 + 20,
2214         .hsync_end      = 800 + 20 + 24,
2215         .htotal         = 800 + 20 + 24 + 20,
2216         .vdisplay       = 1280,
2217         .vsync_start    = 1280 + 4,
2218         .vsync_end      = 1280 + 4 + 8,
2219         .vtotal         = 1280 + 4 + 8 + 4,
2220         .flags          = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2221 };
2222
2223 static const struct panel_desc friendlyarm_hd702e = {
2224         .modes = &friendlyarm_hd702e_mode,
2225         .num_modes = 1,
2226         .size = {
2227                 .width  = 94,
2228                 .height = 151,
2229         },
2230 };
2231
2232 static const struct drm_display_mode giantplus_gpg482739qs5_mode = {
2233         .clock = 9000,
2234         .hdisplay = 480,
2235         .hsync_start = 480 + 5,
2236         .hsync_end = 480 + 5 + 1,
2237         .htotal = 480 + 5 + 1 + 40,
2238         .vdisplay = 272,
2239         .vsync_start = 272 + 8,
2240         .vsync_end = 272 + 8 + 1,
2241         .vtotal = 272 + 8 + 1 + 8,
2242 };
2243
2244 static const struct panel_desc giantplus_gpg482739qs5 = {
2245         .modes = &giantplus_gpg482739qs5_mode,
2246         .num_modes = 1,
2247         .bpc = 8,
2248         .size = {
2249                 .width = 95,
2250                 .height = 54,
2251         },
2252         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2253 };
2254
2255 static const struct display_timing giantplus_gpm940b0_timing = {
2256         .pixelclock = { 13500000, 27000000, 27500000 },
2257         .hactive = { 320, 320, 320 },
2258         .hfront_porch = { 14, 686, 718 },
2259         .hback_porch = { 50, 70, 255 },
2260         .hsync_len = { 1, 1, 1 },
2261         .vactive = { 240, 240, 240 },
2262         .vfront_porch = { 1, 1, 179 },
2263         .vback_porch = { 1, 21, 31 },
2264         .vsync_len = { 1, 1, 6 },
2265         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
2266 };
2267
2268 static const struct panel_desc giantplus_gpm940b0 = {
2269         .timings = &giantplus_gpm940b0_timing,
2270         .num_timings = 1,
2271         .bpc = 8,
2272         .size = {
2273                 .width = 60,
2274                 .height = 45,
2275         },
2276         .bus_format = MEDIA_BUS_FMT_RGB888_3X8,
2277         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
2278 };
2279
2280 static const struct display_timing hannstar_hsd070pww1_timing = {
2281         .pixelclock = { 64300000, 71100000, 82000000 },
2282         .hactive = { 1280, 1280, 1280 },
2283         .hfront_porch = { 1, 1, 10 },
2284         .hback_porch = { 1, 1, 10 },
2285         /*
2286          * According to the data sheet, the minimum horizontal blanking interval
2287          * is 54 clocks (1 + 52 + 1), but tests with a Nitrogen6X have shown the
2288          * minimum working horizontal blanking interval to be 60 clocks.
2289          */
2290         .hsync_len = { 58, 158, 661 },
2291         .vactive = { 800, 800, 800 },
2292         .vfront_porch = { 1, 1, 10 },
2293         .vback_porch = { 1, 1, 10 },
2294         .vsync_len = { 1, 21, 203 },
2295         .flags = DISPLAY_FLAGS_DE_HIGH,
2296 };
2297
2298 static const struct panel_desc hannstar_hsd070pww1 = {
2299         .timings = &hannstar_hsd070pww1_timing,
2300         .num_timings = 1,
2301         .bpc = 6,
2302         .size = {
2303                 .width = 151,
2304                 .height = 94,
2305         },
2306         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2307         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2308 };
2309
2310 static const struct display_timing hannstar_hsd100pxn1_timing = {
2311         .pixelclock = { 55000000, 65000000, 75000000 },
2312         .hactive = { 1024, 1024, 1024 },
2313         .hfront_porch = { 40, 40, 40 },
2314         .hback_porch = { 220, 220, 220 },
2315         .hsync_len = { 20, 60, 100 },
2316         .vactive = { 768, 768, 768 },
2317         .vfront_porch = { 7, 7, 7 },
2318         .vback_porch = { 21, 21, 21 },
2319         .vsync_len = { 10, 10, 10 },
2320         .flags = DISPLAY_FLAGS_DE_HIGH,
2321 };
2322
2323 static const struct panel_desc hannstar_hsd100pxn1 = {
2324         .timings = &hannstar_hsd100pxn1_timing,
2325         .num_timings = 1,
2326         .bpc = 6,
2327         .size = {
2328                 .width = 203,
2329                 .height = 152,
2330         },
2331         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2332         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2333 };
2334
2335 static const struct display_timing hannstar_hsd101pww2_timing = {
2336         .pixelclock = { 64300000, 71100000, 82000000 },
2337         .hactive = { 1280, 1280, 1280 },
2338         .hfront_porch = { 1, 1, 10 },
2339         .hback_porch = { 1, 1, 10 },
2340         .hsync_len = { 58, 158, 661 },
2341         .vactive = { 800, 800, 800 },
2342         .vfront_porch = { 1, 1, 10 },
2343         .vback_porch = { 1, 1, 10 },
2344         .vsync_len = { 1, 21, 203 },
2345         .flags = DISPLAY_FLAGS_DE_HIGH,
2346 };
2347
2348 static const struct panel_desc hannstar_hsd101pww2 = {
2349         .timings = &hannstar_hsd101pww2_timing,
2350         .num_timings = 1,
2351         .bpc = 8,
2352         .size = {
2353                 .width = 217,
2354                 .height = 136,
2355         },
2356         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2357         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2358 };
2359
2360 static const struct drm_display_mode hitachi_tx23d38vm0caa_mode = {
2361         .clock = 33333,
2362         .hdisplay = 800,
2363         .hsync_start = 800 + 85,
2364         .hsync_end = 800 + 85 + 86,
2365         .htotal = 800 + 85 + 86 + 85,
2366         .vdisplay = 480,
2367         .vsync_start = 480 + 16,
2368         .vsync_end = 480 + 16 + 13,
2369         .vtotal = 480 + 16 + 13 + 16,
2370 };
2371
2372 static const struct panel_desc hitachi_tx23d38vm0caa = {
2373         .modes = &hitachi_tx23d38vm0caa_mode,
2374         .num_modes = 1,
2375         .bpc = 6,
2376         .size = {
2377                 .width = 195,
2378                 .height = 117,
2379         },
2380         .delay = {
2381                 .enable = 160,
2382                 .disable = 160,
2383         },
2384 };
2385
2386 static const struct drm_display_mode innolux_at043tn24_mode = {
2387         .clock = 9000,
2388         .hdisplay = 480,
2389         .hsync_start = 480 + 2,
2390         .hsync_end = 480 + 2 + 41,
2391         .htotal = 480 + 2 + 41 + 2,
2392         .vdisplay = 272,
2393         .vsync_start = 272 + 2,
2394         .vsync_end = 272 + 2 + 10,
2395         .vtotal = 272 + 2 + 10 + 2,
2396         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
2397 };
2398
2399 static const struct panel_desc innolux_at043tn24 = {
2400         .modes = &innolux_at043tn24_mode,
2401         .num_modes = 1,
2402         .bpc = 8,
2403         .size = {
2404                 .width = 95,
2405                 .height = 54,
2406         },
2407         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2408         .connector_type = DRM_MODE_CONNECTOR_DPI,
2409         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2410 };
2411
2412 static const struct drm_display_mode innolux_at070tn92_mode = {
2413         .clock = 33333,
2414         .hdisplay = 800,
2415         .hsync_start = 800 + 210,
2416         .hsync_end = 800 + 210 + 20,
2417         .htotal = 800 + 210 + 20 + 46,
2418         .vdisplay = 480,
2419         .vsync_start = 480 + 22,
2420         .vsync_end = 480 + 22 + 10,
2421         .vtotal = 480 + 22 + 23 + 10,
2422 };
2423
2424 static const struct panel_desc innolux_at070tn92 = {
2425         .modes = &innolux_at070tn92_mode,
2426         .num_modes = 1,
2427         .size = {
2428                 .width = 154,
2429                 .height = 86,
2430         },
2431         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2432 };
2433
2434 static const struct display_timing innolux_g070ace_l01_timing = {
2435         .pixelclock = { 25200000, 35000000, 35700000 },
2436         .hactive = { 800, 800, 800 },
2437         .hfront_porch = { 30, 32, 87 },
2438         .hback_porch = { 30, 32, 87 },
2439         .hsync_len = { 1, 1, 1 },
2440         .vactive = { 480, 480, 480 },
2441         .vfront_porch = { 3, 3, 3 },
2442         .vback_porch = { 13, 13, 13 },
2443         .vsync_len = { 1, 1, 4 },
2444         .flags = DISPLAY_FLAGS_DE_HIGH,
2445 };
2446
2447 static const struct panel_desc innolux_g070ace_l01 = {
2448         .timings = &innolux_g070ace_l01_timing,
2449         .num_timings = 1,
2450         .bpc = 8,
2451         .size = {
2452                 .width = 152,
2453                 .height = 91,
2454         },
2455         .delay = {
2456                 .prepare = 10,
2457                 .enable = 50,
2458                 .disable = 50,
2459                 .unprepare = 500,
2460         },
2461         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2462         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2463         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2464 };
2465
2466 static const struct display_timing innolux_g070y2_l01_timing = {
2467         .pixelclock = { 28000000, 29500000, 32000000 },
2468         .hactive = { 800, 800, 800 },
2469         .hfront_porch = { 61, 91, 141 },
2470         .hback_porch = { 60, 90, 140 },
2471         .hsync_len = { 12, 12, 12 },
2472         .vactive = { 480, 480, 480 },
2473         .vfront_porch = { 4, 9, 30 },
2474         .vback_porch = { 4, 8, 28 },
2475         .vsync_len = { 2, 2, 2 },
2476         .flags = DISPLAY_FLAGS_DE_HIGH,
2477 };
2478
2479 static const struct panel_desc innolux_g070y2_l01 = {
2480         .timings = &innolux_g070y2_l01_timing,
2481         .num_timings = 1,
2482         .bpc = 8,
2483         .size = {
2484                 .width = 152,
2485                 .height = 91,
2486         },
2487         .delay = {
2488                 .prepare = 10,
2489                 .enable = 100,
2490                 .disable = 100,
2491                 .unprepare = 800,
2492         },
2493         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2494         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2495         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2496 };
2497
2498 static const struct drm_display_mode innolux_g070y2_t02_mode = {
2499         .clock = 33333,
2500         .hdisplay = 800,
2501         .hsync_start = 800 + 210,
2502         .hsync_end = 800 + 210 + 20,
2503         .htotal = 800 + 210 + 20 + 46,
2504         .vdisplay = 480,
2505         .vsync_start = 480 + 22,
2506         .vsync_end = 480 + 22 + 10,
2507         .vtotal = 480 + 22 + 23 + 10,
2508 };
2509
2510 static const struct panel_desc innolux_g070y2_t02 = {
2511         .modes = &innolux_g070y2_t02_mode,
2512         .num_modes = 1,
2513         .bpc = 8,
2514         .size = {
2515                 .width = 152,
2516                 .height = 92,
2517         },
2518         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2519         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
2520         .connector_type = DRM_MODE_CONNECTOR_DPI,
2521 };
2522
2523 static const struct display_timing innolux_g101ice_l01_timing = {
2524         .pixelclock = { 60400000, 71100000, 74700000 },
2525         .hactive = { 1280, 1280, 1280 },
2526         .hfront_porch = { 30, 60, 70 },
2527         .hback_porch = { 30, 60, 70 },
2528         .hsync_len = { 22, 40, 60 },
2529         .vactive = { 800, 800, 800 },
2530         .vfront_porch = { 3, 8, 14 },
2531         .vback_porch = { 3, 8, 14 },
2532         .vsync_len = { 4, 7, 12 },
2533         .flags = DISPLAY_FLAGS_DE_HIGH,
2534 };
2535
2536 static const struct panel_desc innolux_g101ice_l01 = {
2537         .timings = &innolux_g101ice_l01_timing,
2538         .num_timings = 1,
2539         .bpc = 8,
2540         .size = {
2541                 .width = 217,
2542                 .height = 135,
2543         },
2544         .delay = {
2545                 .enable = 200,
2546                 .disable = 200,
2547         },
2548         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2549         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2550         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2551 };
2552
2553 static const struct display_timing innolux_g121i1_l01_timing = {
2554         .pixelclock = { 67450000, 71000000, 74550000 },
2555         .hactive = { 1280, 1280, 1280 },
2556         .hfront_porch = { 40, 80, 160 },
2557         .hback_porch = { 39, 79, 159 },
2558         .hsync_len = { 1, 1, 1 },
2559         .vactive = { 800, 800, 800 },
2560         .vfront_porch = { 5, 11, 100 },
2561         .vback_porch = { 4, 11, 99 },
2562         .vsync_len = { 1, 1, 1 },
2563 };
2564
2565 static const struct panel_desc innolux_g121i1_l01 = {
2566         .timings = &innolux_g121i1_l01_timing,
2567         .num_timings = 1,
2568         .bpc = 6,
2569         .size = {
2570                 .width = 261,
2571                 .height = 163,
2572         },
2573         .delay = {
2574                 .enable = 200,
2575                 .disable = 20,
2576         },
2577         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2578         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2579 };
2580
2581 static const struct display_timing innolux_g121x1_l03_timings = {
2582         .pixelclock = { 57500000, 64900000, 74400000 },
2583         .hactive = { 1024, 1024, 1024 },
2584         .hfront_porch = { 90, 140, 190 },
2585         .hback_porch = { 90, 140, 190 },
2586         .hsync_len = { 36, 40, 60 },
2587         .vactive = { 768, 768, 768 },
2588         .vfront_porch = { 2, 15, 30 },
2589         .vback_porch = { 2, 15, 30 },
2590         .vsync_len = { 2, 8, 20 },
2591         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
2592 };
2593
2594 static const struct panel_desc innolux_g121x1_l03 = {
2595         .timings = &innolux_g121x1_l03_timings,
2596         .num_timings = 1,
2597         .bpc = 6,
2598         .size = {
2599                 .width = 246,
2600                 .height = 185,
2601         },
2602         .delay = {
2603                 .enable = 200,
2604                 .unprepare = 200,
2605                 .disable = 400,
2606         },
2607         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2608         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2609         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2610 };
2611
2612 static const struct panel_desc innolux_g121xce_l01 = {
2613         .timings = &innolux_g121x1_l03_timings,
2614         .num_timings = 1,
2615         .bpc = 8,
2616         .size = {
2617                 .width = 246,
2618                 .height = 185,
2619         },
2620         .delay = {
2621                 .enable = 200,
2622                 .unprepare = 200,
2623                 .disable = 400,
2624         },
2625         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2626         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2627         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2628 };
2629
2630 static const struct display_timing innolux_g156hce_l01_timings = {
2631         .pixelclock = { 120000000, 141860000, 150000000 },
2632         .hactive = { 1920, 1920, 1920 },
2633         .hfront_porch = { 80, 90, 100 },
2634         .hback_porch = { 80, 90, 100 },
2635         .hsync_len = { 20, 30, 30 },
2636         .vactive = { 1080, 1080, 1080 },
2637         .vfront_porch = { 3, 10, 20 },
2638         .vback_porch = { 3, 10, 20 },
2639         .vsync_len = { 4, 10, 10 },
2640 };
2641
2642 static const struct panel_desc innolux_g156hce_l01 = {
2643         .timings = &innolux_g156hce_l01_timings,
2644         .num_timings = 1,
2645         .bpc = 8,
2646         .size = {
2647                 .width = 344,
2648                 .height = 194,
2649         },
2650         .delay = {
2651                 .prepare = 1,           /* T1+T2 */
2652                 .enable = 450,          /* T5 */
2653                 .disable = 200,         /* T6 */
2654                 .unprepare = 10,        /* T3+T7 */
2655         },
2656         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2657         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2658         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2659 };
2660
2661 static const struct drm_display_mode innolux_n156bge_l21_mode = {
2662         .clock = 69300,
2663         .hdisplay = 1366,
2664         .hsync_start = 1366 + 16,
2665         .hsync_end = 1366 + 16 + 34,
2666         .htotal = 1366 + 16 + 34 + 50,
2667         .vdisplay = 768,
2668         .vsync_start = 768 + 2,
2669         .vsync_end = 768 + 2 + 6,
2670         .vtotal = 768 + 2 + 6 + 12,
2671 };
2672
2673 static const struct panel_desc innolux_n156bge_l21 = {
2674         .modes = &innolux_n156bge_l21_mode,
2675         .num_modes = 1,
2676         .bpc = 6,
2677         .size = {
2678                 .width = 344,
2679                 .height = 193,
2680         },
2681         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2682         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2683         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2684 };
2685
2686 static const struct drm_display_mode innolux_zj070na_01p_mode = {
2687         .clock = 51501,
2688         .hdisplay = 1024,
2689         .hsync_start = 1024 + 128,
2690         .hsync_end = 1024 + 128 + 64,
2691         .htotal = 1024 + 128 + 64 + 128,
2692         .vdisplay = 600,
2693         .vsync_start = 600 + 16,
2694         .vsync_end = 600 + 16 + 4,
2695         .vtotal = 600 + 16 + 4 + 16,
2696 };
2697
2698 static const struct panel_desc innolux_zj070na_01p = {
2699         .modes = &innolux_zj070na_01p_mode,
2700         .num_modes = 1,
2701         .bpc = 6,
2702         .size = {
2703                 .width = 154,
2704                 .height = 90,
2705         },
2706 };
2707
2708 static const struct display_timing koe_tx14d24vm1bpa_timing = {
2709         .pixelclock = { 5580000, 5850000, 6200000 },
2710         .hactive = { 320, 320, 320 },
2711         .hfront_porch = { 30, 30, 30 },
2712         .hback_porch = { 30, 30, 30 },
2713         .hsync_len = { 1, 5, 17 },
2714         .vactive = { 240, 240, 240 },
2715         .vfront_porch = { 6, 6, 6 },
2716         .vback_porch = { 5, 5, 5 },
2717         .vsync_len = { 1, 2, 11 },
2718         .flags = DISPLAY_FLAGS_DE_HIGH,
2719 };
2720
2721 static const struct panel_desc koe_tx14d24vm1bpa = {
2722         .timings = &koe_tx14d24vm1bpa_timing,
2723         .num_timings = 1,
2724         .bpc = 6,
2725         .size = {
2726                 .width = 115,
2727                 .height = 86,
2728         },
2729 };
2730
2731 static const struct display_timing koe_tx26d202vm0bwa_timing = {
2732         .pixelclock = { 151820000, 156720000, 159780000 },
2733         .hactive = { 1920, 1920, 1920 },
2734         .hfront_porch = { 105, 130, 142 },
2735         .hback_porch = { 45, 70, 82 },
2736         .hsync_len = { 30, 30, 30 },
2737         .vactive = { 1200, 1200, 1200},
2738         .vfront_porch = { 3, 5, 10 },
2739         .vback_porch = { 2, 5, 10 },
2740         .vsync_len = { 5, 5, 5 },
2741         .flags = DISPLAY_FLAGS_DE_HIGH,
2742 };
2743
2744 static const struct panel_desc koe_tx26d202vm0bwa = {
2745         .timings = &koe_tx26d202vm0bwa_timing,
2746         .num_timings = 1,
2747         .bpc = 8,
2748         .size = {
2749                 .width = 217,
2750                 .height = 136,
2751         },
2752         .delay = {
2753                 .prepare = 1000,
2754                 .enable = 1000,
2755                 .unprepare = 1000,
2756                 .disable = 1000,
2757         },
2758         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2759         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2760         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2761 };
2762
2763 static const struct display_timing koe_tx31d200vm0baa_timing = {
2764         .pixelclock = { 39600000, 43200000, 48000000 },
2765         .hactive = { 1280, 1280, 1280 },
2766         .hfront_porch = { 16, 36, 56 },
2767         .hback_porch = { 16, 36, 56 },
2768         .hsync_len = { 8, 8, 8 },
2769         .vactive = { 480, 480, 480 },
2770         .vfront_porch = { 6, 21, 33 },
2771         .vback_porch = { 6, 21, 33 },
2772         .vsync_len = { 8, 8, 8 },
2773         .flags = DISPLAY_FLAGS_DE_HIGH,
2774 };
2775
2776 static const struct panel_desc koe_tx31d200vm0baa = {
2777         .timings = &koe_tx31d200vm0baa_timing,
2778         .num_timings = 1,
2779         .bpc = 6,
2780         .size = {
2781                 .width = 292,
2782                 .height = 109,
2783         },
2784         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
2785         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2786 };
2787
2788 static const struct display_timing kyo_tcg121xglp_timing = {
2789         .pixelclock = { 52000000, 65000000, 71000000 },
2790         .hactive = { 1024, 1024, 1024 },
2791         .hfront_porch = { 2, 2, 2 },
2792         .hback_porch = { 2, 2, 2 },
2793         .hsync_len = { 86, 124, 244 },
2794         .vactive = { 768, 768, 768 },
2795         .vfront_porch = { 2, 2, 2 },
2796         .vback_porch = { 2, 2, 2 },
2797         .vsync_len = { 6, 34, 73 },
2798         .flags = DISPLAY_FLAGS_DE_HIGH,
2799 };
2800
2801 static const struct panel_desc kyo_tcg121xglp = {
2802         .timings = &kyo_tcg121xglp_timing,
2803         .num_timings = 1,
2804         .bpc = 8,
2805         .size = {
2806                 .width = 246,
2807                 .height = 184,
2808         },
2809         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2810         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2811 };
2812
2813 static const struct drm_display_mode lemaker_bl035_rgb_002_mode = {
2814         .clock = 7000,
2815         .hdisplay = 320,
2816         .hsync_start = 320 + 20,
2817         .hsync_end = 320 + 20 + 30,
2818         .htotal = 320 + 20 + 30 + 38,
2819         .vdisplay = 240,
2820         .vsync_start = 240 + 4,
2821         .vsync_end = 240 + 4 + 3,
2822         .vtotal = 240 + 4 + 3 + 15,
2823 };
2824
2825 static const struct panel_desc lemaker_bl035_rgb_002 = {
2826         .modes = &lemaker_bl035_rgb_002_mode,
2827         .num_modes = 1,
2828         .size = {
2829                 .width = 70,
2830                 .height = 52,
2831         },
2832         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2833         .bus_flags = DRM_BUS_FLAG_DE_LOW,
2834 };
2835
2836 static const struct display_timing lg_lb070wv8_timing = {
2837         .pixelclock = { 31950000, 33260000, 34600000 },
2838         .hactive = { 800, 800, 800 },
2839         .hfront_porch = { 88, 88, 88 },
2840         .hback_porch = { 88, 88, 88 },
2841         .hsync_len = { 80, 80, 80 },
2842         .vactive = { 480, 480, 480 },
2843         .vfront_porch = { 10, 10, 10 },
2844         .vback_porch = { 10, 10, 10 },
2845         .vsync_len = { 25, 25, 25 },
2846 };
2847
2848 static const struct panel_desc lg_lb070wv8 = {
2849         .timings = &lg_lb070wv8_timing,
2850         .num_timings = 1,
2851         .bpc = 8,
2852         .size = {
2853                 .width = 151,
2854                 .height = 91,
2855         },
2856         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2857         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2858 };
2859
2860 static const struct drm_display_mode lincolntech_lcd185_101ct_mode = {
2861         .clock = 155127,
2862         .hdisplay = 1920,
2863         .hsync_start = 1920 + 128,
2864         .hsync_end = 1920 + 128 + 20,
2865         .htotal = 1920 + 128 + 20 + 12,
2866         .vdisplay = 1200,
2867         .vsync_start = 1200 + 19,
2868         .vsync_end = 1200 + 19 + 4,
2869         .vtotal = 1200 + 19 + 4 + 20,
2870 };
2871
2872 static const struct panel_desc lincolntech_lcd185_101ct = {
2873         .modes = &lincolntech_lcd185_101ct_mode,
2874         .bpc = 8,
2875         .num_modes = 1,
2876         .size = {
2877                 .width = 217,
2878                 .height = 136,
2879         },
2880         .delay = {
2881                 .prepare = 50,
2882                 .disable = 50,
2883         },
2884         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2885         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2886         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2887 };
2888
2889 static const struct display_timing logictechno_lt161010_2nh_timing = {
2890         .pixelclock = { 26400000, 33300000, 46800000 },
2891         .hactive = { 800, 800, 800 },
2892         .hfront_porch = { 16, 210, 354 },
2893         .hback_porch = { 46, 46, 46 },
2894         .hsync_len = { 1, 20, 40 },
2895         .vactive = { 480, 480, 480 },
2896         .vfront_porch = { 7, 22, 147 },
2897         .vback_porch = { 23, 23, 23 },
2898         .vsync_len = { 1, 10, 20 },
2899         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2900                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2901                  DISPLAY_FLAGS_SYNC_POSEDGE,
2902 };
2903
2904 static const struct panel_desc logictechno_lt161010_2nh = {
2905         .timings = &logictechno_lt161010_2nh_timing,
2906         .num_timings = 1,
2907         .bpc = 6,
2908         .size = {
2909                 .width = 154,
2910                 .height = 86,
2911         },
2912         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
2913         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
2914                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
2915                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
2916         .connector_type = DRM_MODE_CONNECTOR_DPI,
2917 };
2918
2919 static const struct display_timing logictechno_lt170410_2whc_timing = {
2920         .pixelclock = { 68900000, 71100000, 73400000 },
2921         .hactive = { 1280, 1280, 1280 },
2922         .hfront_porch = { 23, 60, 71 },
2923         .hback_porch = { 23, 60, 71 },
2924         .hsync_len = { 15, 40, 47 },
2925         .vactive = { 800, 800, 800 },
2926         .vfront_porch = { 5, 7, 10 },
2927         .vback_porch = { 5, 7, 10 },
2928         .vsync_len = { 6, 9, 12 },
2929         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
2930                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
2931                  DISPLAY_FLAGS_SYNC_POSEDGE,
2932 };
2933
2934 static const struct panel_desc logictechno_lt170410_2whc = {
2935         .timings = &logictechno_lt170410_2whc_timing,
2936         .num_timings = 1,
2937         .bpc = 8,
2938         .size = {
2939                 .width = 217,
2940                 .height = 136,
2941         },
2942         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
2943         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
2944         .connector_type = DRM_MODE_CONNECTOR_LVDS,
2945 };
2946
2947 static const struct drm_display_mode logictechno_lttd800480070_l2rt_mode = {
2948         .clock = 33000,
2949         .hdisplay = 800,
2950         .hsync_start = 800 + 112,
2951         .hsync_end = 800 + 112 + 3,
2952         .htotal = 800 + 112 + 3 + 85,
2953         .vdisplay = 480,
2954         .vsync_start = 480 + 38,
2955         .vsync_end = 480 + 38 + 3,
2956         .vtotal = 480 + 38 + 3 + 29,
2957         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2958 };
2959
2960 static const struct panel_desc logictechno_lttd800480070_l2rt = {
2961         .modes = &logictechno_lttd800480070_l2rt_mode,
2962         .num_modes = 1,
2963         .bpc = 8,
2964         .size = {
2965                 .width = 154,
2966                 .height = 86,
2967         },
2968         .delay = {
2969                 .prepare = 45,
2970                 .enable = 100,
2971                 .disable = 100,
2972                 .unprepare = 45
2973         },
2974         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
2975         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
2976         .connector_type = DRM_MODE_CONNECTOR_DPI,
2977 };
2978
2979 static const struct drm_display_mode logictechno_lttd800480070_l6wh_rt_mode = {
2980         .clock = 33000,
2981         .hdisplay = 800,
2982         .hsync_start = 800 + 154,
2983         .hsync_end = 800 + 154 + 3,
2984         .htotal = 800 + 154 + 3 + 43,
2985         .vdisplay = 480,
2986         .vsync_start = 480 + 47,
2987         .vsync_end = 480 + 47 + 3,
2988         .vtotal = 480 + 47 + 3 + 20,
2989         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
2990 };
2991
2992 static const struct panel_desc logictechno_lttd800480070_l6wh_rt = {
2993         .modes = &logictechno_lttd800480070_l6wh_rt_mode,
2994         .num_modes = 1,
2995         .bpc = 8,
2996         .size = {
2997                 .width = 154,
2998                 .height = 86,
2999         },
3000         .delay = {
3001                 .prepare = 45,
3002                 .enable = 100,
3003                 .disable = 100,
3004                 .unprepare = 45
3005         },
3006         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3007         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3008         .connector_type = DRM_MODE_CONNECTOR_DPI,
3009 };
3010
3011 static const struct drm_display_mode logicpd_type_28_mode = {
3012         .clock = 9107,
3013         .hdisplay = 480,
3014         .hsync_start = 480 + 3,
3015         .hsync_end = 480 + 3 + 42,
3016         .htotal = 480 + 3 + 42 + 2,
3017
3018         .vdisplay = 272,
3019         .vsync_start = 272 + 2,
3020         .vsync_end = 272 + 2 + 11,
3021         .vtotal = 272 + 2 + 11 + 3,
3022         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
3023 };
3024
3025 static const struct panel_desc logicpd_type_28 = {
3026         .modes = &logicpd_type_28_mode,
3027         .num_modes = 1,
3028         .bpc = 8,
3029         .size = {
3030                 .width = 105,
3031                 .height = 67,
3032         },
3033         .delay = {
3034                 .prepare = 200,
3035                 .enable = 200,
3036                 .unprepare = 200,
3037                 .disable = 200,
3038         },
3039         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3040         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
3041                      DRM_BUS_FLAG_SYNC_DRIVE_NEGEDGE,
3042         .connector_type = DRM_MODE_CONNECTOR_DPI,
3043 };
3044
3045 static const struct drm_display_mode microtips_mf_101hiebcaf0_c_mode = {
3046         .clock = 150275,
3047         .hdisplay = 1920,
3048         .hsync_start = 1920 + 32,
3049         .hsync_end = 1920 + 32 + 52,
3050         .htotal = 1920 + 32 + 52 + 24,
3051         .vdisplay = 1200,
3052         .vsync_start = 1200 + 24,
3053         .vsync_end = 1200 + 24 + 8,
3054         .vtotal = 1200 + 24 + 8 + 3,
3055 };
3056
3057 static const struct panel_desc microtips_mf_101hiebcaf0_c = {
3058         .modes = &microtips_mf_101hiebcaf0_c_mode,
3059         .bpc = 8,
3060         .num_modes = 1,
3061         .size = {
3062                 .width = 217,
3063                 .height = 136,
3064         },
3065         .delay = {
3066                 .prepare = 50,
3067                 .disable = 50,
3068         },
3069         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3070         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3071         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3072 };
3073
3074 static const struct drm_display_mode microtips_mf_103hieb0ga0_mode = {
3075         .clock = 93301,
3076         .hdisplay = 1920,
3077         .hsync_start = 1920 + 72,
3078         .hsync_end = 1920 + 72 + 72,
3079         .htotal = 1920 + 72 + 72 + 72,
3080         .vdisplay = 720,
3081         .vsync_start = 720 + 3,
3082         .vsync_end = 720 + 3 + 3,
3083         .vtotal = 720 + 3 + 3 + 2,
3084 };
3085
3086 static const struct panel_desc microtips_mf_103hieb0ga0 = {
3087         .modes = &microtips_mf_103hieb0ga0_mode,
3088         .bpc = 8,
3089         .num_modes = 1,
3090         .size = {
3091                 .width = 244,
3092                 .height = 92,
3093         },
3094         .delay = {
3095                 .prepare = 50,
3096                 .disable = 50,
3097         },
3098         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3099         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3100         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3101 };
3102
3103 static const struct drm_display_mode mitsubishi_aa070mc01_mode = {
3104         .clock = 30400,
3105         .hdisplay = 800,
3106         .hsync_start = 800 + 0,
3107         .hsync_end = 800 + 1,
3108         .htotal = 800 + 0 + 1 + 160,
3109         .vdisplay = 480,
3110         .vsync_start = 480 + 0,
3111         .vsync_end = 480 + 48 + 1,
3112         .vtotal = 480 + 48 + 1 + 0,
3113         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
3114 };
3115
3116 static const struct panel_desc mitsubishi_aa070mc01 = {
3117         .modes = &mitsubishi_aa070mc01_mode,
3118         .num_modes = 1,
3119         .bpc = 8,
3120         .size = {
3121                 .width = 152,
3122                 .height = 91,
3123         },
3124
3125         .delay = {
3126                 .enable = 200,
3127                 .unprepare = 200,
3128                 .disable = 400,
3129         },
3130         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3131         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3132         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3133 };
3134
3135 static const struct drm_display_mode mitsubishi_aa084xe01_mode = {
3136         .clock = 56234,
3137         .hdisplay = 1024,
3138         .hsync_start = 1024 + 24,
3139         .hsync_end = 1024 + 24 + 63,
3140         .htotal = 1024 + 24 + 63 + 1,
3141         .vdisplay = 768,
3142         .vsync_start = 768 + 3,
3143         .vsync_end = 768 + 3 + 6,
3144         .vtotal = 768 + 3 + 6 + 1,
3145         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
3146 };
3147
3148 static const struct panel_desc mitsubishi_aa084xe01 = {
3149         .modes = &mitsubishi_aa084xe01_mode,
3150         .num_modes = 1,
3151         .bpc = 8,
3152         .size = {
3153                 .width = 1024,
3154                 .height = 768,
3155         },
3156         .bus_format = MEDIA_BUS_FMT_RGB565_1X16,
3157         .connector_type = DRM_MODE_CONNECTOR_DPI,
3158         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3159 };
3160
3161 static const struct display_timing multi_inno_mi0700s4t_6_timing = {
3162         .pixelclock = { 29000000, 33000000, 38000000 },
3163         .hactive = { 800, 800, 800 },
3164         .hfront_porch = { 180, 210, 240 },
3165         .hback_porch = { 16, 16, 16 },
3166         .hsync_len = { 30, 30, 30 },
3167         .vactive = { 480, 480, 480 },
3168         .vfront_porch = { 12, 22, 32 },
3169         .vback_porch = { 10, 10, 10 },
3170         .vsync_len = { 13, 13, 13 },
3171         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
3172                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
3173                  DISPLAY_FLAGS_SYNC_POSEDGE,
3174 };
3175
3176 static const struct panel_desc multi_inno_mi0700s4t_6 = {
3177         .timings = &multi_inno_mi0700s4t_6_timing,
3178         .num_timings = 1,
3179         .bpc = 8,
3180         .size = {
3181                 .width = 154,
3182                 .height = 86,
3183         },
3184         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3185         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
3186                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
3187                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
3188         .connector_type = DRM_MODE_CONNECTOR_DPI,
3189 };
3190
3191 static const struct display_timing multi_inno_mi0800ft_9_timing = {
3192         .pixelclock = { 32000000, 40000000, 50000000 },
3193         .hactive = { 800, 800, 800 },
3194         .hfront_porch = { 16, 210, 354 },
3195         .hback_porch = { 6, 26, 45 },
3196         .hsync_len = { 1, 20, 40 },
3197         .vactive = { 600, 600, 600 },
3198         .vfront_porch = { 1, 12, 77 },
3199         .vback_porch = { 3, 13, 22 },
3200         .vsync_len = { 1, 10, 20 },
3201         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
3202                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
3203                  DISPLAY_FLAGS_SYNC_POSEDGE,
3204 };
3205
3206 static const struct panel_desc multi_inno_mi0800ft_9 = {
3207         .timings = &multi_inno_mi0800ft_9_timing,
3208         .num_timings = 1,
3209         .bpc = 8,
3210         .size = {
3211                 .width = 162,
3212                 .height = 122,
3213         },
3214         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3215         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
3216                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
3217                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
3218         .connector_type = DRM_MODE_CONNECTOR_DPI,
3219 };
3220
3221 static const struct display_timing multi_inno_mi1010ait_1cp_timing = {
3222         .pixelclock = { 68900000, 70000000, 73400000 },
3223         .hactive = { 1280, 1280, 1280 },
3224         .hfront_porch = { 30, 60, 71 },
3225         .hback_porch = { 30, 60, 71 },
3226         .hsync_len = { 10, 10, 48 },
3227         .vactive = { 800, 800, 800 },
3228         .vfront_porch = { 5, 10, 10 },
3229         .vback_porch = { 5, 10, 10 },
3230         .vsync_len = { 5, 6, 13 },
3231         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
3232                  DISPLAY_FLAGS_DE_HIGH,
3233 };
3234
3235 static const struct panel_desc multi_inno_mi1010ait_1cp = {
3236         .timings = &multi_inno_mi1010ait_1cp_timing,
3237         .num_timings = 1,
3238         .bpc = 8,
3239         .size = {
3240                 .width = 217,
3241                 .height = 136,
3242         },
3243         .delay = {
3244                 .enable = 50,
3245                 .disable = 50,
3246         },
3247         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3248         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3249         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3250 };
3251
3252 static const struct display_timing nec_nl12880bc20_05_timing = {
3253         .pixelclock = { 67000000, 71000000, 75000000 },
3254         .hactive = { 1280, 1280, 1280 },
3255         .hfront_porch = { 2, 30, 30 },
3256         .hback_porch = { 6, 100, 100 },
3257         .hsync_len = { 2, 30, 30 },
3258         .vactive = { 800, 800, 800 },
3259         .vfront_porch = { 5, 5, 5 },
3260         .vback_porch = { 11, 11, 11 },
3261         .vsync_len = { 7, 7, 7 },
3262 };
3263
3264 static const struct panel_desc nec_nl12880bc20_05 = {
3265         .timings = &nec_nl12880bc20_05_timing,
3266         .num_timings = 1,
3267         .bpc = 8,
3268         .size = {
3269                 .width = 261,
3270                 .height = 163,
3271         },
3272         .delay = {
3273                 .enable = 50,
3274                 .disable = 50,
3275         },
3276         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3277         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3278 };
3279
3280 static const struct drm_display_mode nec_nl4827hc19_05b_mode = {
3281         .clock = 10870,
3282         .hdisplay = 480,
3283         .hsync_start = 480 + 2,
3284         .hsync_end = 480 + 2 + 41,
3285         .htotal = 480 + 2 + 41 + 2,
3286         .vdisplay = 272,
3287         .vsync_start = 272 + 2,
3288         .vsync_end = 272 + 2 + 4,
3289         .vtotal = 272 + 2 + 4 + 2,
3290         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3291 };
3292
3293 static const struct panel_desc nec_nl4827hc19_05b = {
3294         .modes = &nec_nl4827hc19_05b_mode,
3295         .num_modes = 1,
3296         .bpc = 8,
3297         .size = {
3298                 .width = 95,
3299                 .height = 54,
3300         },
3301         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3302         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
3303 };
3304
3305 static const struct drm_display_mode netron_dy_e231732_mode = {
3306         .clock = 66000,
3307         .hdisplay = 1024,
3308         .hsync_start = 1024 + 160,
3309         .hsync_end = 1024 + 160 + 70,
3310         .htotal = 1024 + 160 + 70 + 90,
3311         .vdisplay = 600,
3312         .vsync_start = 600 + 127,
3313         .vsync_end = 600 + 127 + 20,
3314         .vtotal = 600 + 127 + 20 + 3,
3315 };
3316
3317 static const struct panel_desc netron_dy_e231732 = {
3318         .modes = &netron_dy_e231732_mode,
3319         .num_modes = 1,
3320         .size = {
3321                 .width = 154,
3322                 .height = 87,
3323         },
3324         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3325 };
3326
3327 static const struct drm_display_mode newhaven_nhd_43_480272ef_atxl_mode = {
3328         .clock = 9000,
3329         .hdisplay = 480,
3330         .hsync_start = 480 + 2,
3331         .hsync_end = 480 + 2 + 41,
3332         .htotal = 480 + 2 + 41 + 2,
3333         .vdisplay = 272,
3334         .vsync_start = 272 + 2,
3335         .vsync_end = 272 + 2 + 10,
3336         .vtotal = 272 + 2 + 10 + 2,
3337         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3338 };
3339
3340 static const struct panel_desc newhaven_nhd_43_480272ef_atxl = {
3341         .modes = &newhaven_nhd_43_480272ef_atxl_mode,
3342         .num_modes = 1,
3343         .bpc = 8,
3344         .size = {
3345                 .width = 95,
3346                 .height = 54,
3347         },
3348         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3349         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
3350                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
3351         .connector_type = DRM_MODE_CONNECTOR_DPI,
3352 };
3353
3354 static const struct display_timing nlt_nl192108ac18_02d_timing = {
3355         .pixelclock = { 130000000, 148350000, 163000000 },
3356         .hactive = { 1920, 1920, 1920 },
3357         .hfront_porch = { 80, 100, 100 },
3358         .hback_porch = { 100, 120, 120 },
3359         .hsync_len = { 50, 60, 60 },
3360         .vactive = { 1080, 1080, 1080 },
3361         .vfront_porch = { 12, 30, 30 },
3362         .vback_porch = { 4, 10, 10 },
3363         .vsync_len = { 4, 5, 5 },
3364 };
3365
3366 static const struct panel_desc nlt_nl192108ac18_02d = {
3367         .timings = &nlt_nl192108ac18_02d_timing,
3368         .num_timings = 1,
3369         .bpc = 8,
3370         .size = {
3371                 .width = 344,
3372                 .height = 194,
3373         },
3374         .delay = {
3375                 .unprepare = 500,
3376         },
3377         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3378         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3379 };
3380
3381 static const struct drm_display_mode nvd_9128_mode = {
3382         .clock = 29500,
3383         .hdisplay = 800,
3384         .hsync_start = 800 + 130,
3385         .hsync_end = 800 + 130 + 98,
3386         .htotal = 800 + 0 + 130 + 98,
3387         .vdisplay = 480,
3388         .vsync_start = 480 + 10,
3389         .vsync_end = 480 + 10 + 50,
3390         .vtotal = 480 + 0 + 10 + 50,
3391 };
3392
3393 static const struct panel_desc nvd_9128 = {
3394         .modes = &nvd_9128_mode,
3395         .num_modes = 1,
3396         .bpc = 8,
3397         .size = {
3398                 .width = 156,
3399                 .height = 88,
3400         },
3401         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3402         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3403 };
3404
3405 static const struct display_timing okaya_rs800480t_7x0gp_timing = {
3406         .pixelclock = { 30000000, 30000000, 40000000 },
3407         .hactive = { 800, 800, 800 },
3408         .hfront_porch = { 40, 40, 40 },
3409         .hback_porch = { 40, 40, 40 },
3410         .hsync_len = { 1, 48, 48 },
3411         .vactive = { 480, 480, 480 },
3412         .vfront_porch = { 13, 13, 13 },
3413         .vback_porch = { 29, 29, 29 },
3414         .vsync_len = { 3, 3, 3 },
3415         .flags = DISPLAY_FLAGS_DE_HIGH,
3416 };
3417
3418 static const struct panel_desc okaya_rs800480t_7x0gp = {
3419         .timings = &okaya_rs800480t_7x0gp_timing,
3420         .num_timings = 1,
3421         .bpc = 6,
3422         .size = {
3423                 .width = 154,
3424                 .height = 87,
3425         },
3426         .delay = {
3427                 .prepare = 41,
3428                 .enable = 50,
3429                 .unprepare = 41,
3430                 .disable = 50,
3431         },
3432         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3433 };
3434
3435 static const struct drm_display_mode olimex_lcd_olinuxino_43ts_mode = {
3436         .clock = 9000,
3437         .hdisplay = 480,
3438         .hsync_start = 480 + 5,
3439         .hsync_end = 480 + 5 + 30,
3440         .htotal = 480 + 5 + 30 + 10,
3441         .vdisplay = 272,
3442         .vsync_start = 272 + 8,
3443         .vsync_end = 272 + 8 + 5,
3444         .vtotal = 272 + 8 + 5 + 3,
3445 };
3446
3447 static const struct panel_desc olimex_lcd_olinuxino_43ts = {
3448         .modes = &olimex_lcd_olinuxino_43ts_mode,
3449         .num_modes = 1,
3450         .size = {
3451                 .width = 95,
3452                 .height = 54,
3453         },
3454         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3455 };
3456
3457 /*
3458  * 800x480 CVT. The panel appears to be quite accepting, at least as far as
3459  * pixel clocks, but this is the timing that was being used in the Adafruit
3460  * installation instructions.
3461  */
3462 static const struct drm_display_mode ontat_yx700wv03_mode = {
3463         .clock = 29500,
3464         .hdisplay = 800,
3465         .hsync_start = 824,
3466         .hsync_end = 896,
3467         .htotal = 992,
3468         .vdisplay = 480,
3469         .vsync_start = 483,
3470         .vsync_end = 493,
3471         .vtotal = 500,
3472         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3473 };
3474
3475 /*
3476  * Specification at:
3477  * https://www.adafruit.com/images/product-files/2406/c3163.pdf
3478  */
3479 static const struct panel_desc ontat_yx700wv03 = {
3480         .modes = &ontat_yx700wv03_mode,
3481         .num_modes = 1,
3482         .bpc = 8,
3483         .size = {
3484                 .width = 154,
3485                 .height = 83,
3486         },
3487         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3488 };
3489
3490 static const struct drm_display_mode ortustech_com37h3m_mode  = {
3491         .clock = 22230,
3492         .hdisplay = 480,
3493         .hsync_start = 480 + 40,
3494         .hsync_end = 480 + 40 + 10,
3495         .htotal = 480 + 40 + 10 + 40,
3496         .vdisplay = 640,
3497         .vsync_start = 640 + 4,
3498         .vsync_end = 640 + 4 + 2,
3499         .vtotal = 640 + 4 + 2 + 4,
3500         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3501 };
3502
3503 static const struct panel_desc ortustech_com37h3m = {
3504         .modes = &ortustech_com37h3m_mode,
3505         .num_modes = 1,
3506         .bpc = 8,
3507         .size = {
3508                 .width = 56,    /* 56.16mm */
3509                 .height = 75,   /* 74.88mm */
3510         },
3511         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3512         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
3513                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
3514 };
3515
3516 static const struct drm_display_mode ortustech_com43h4m85ulc_mode  = {
3517         .clock = 25000,
3518         .hdisplay = 480,
3519         .hsync_start = 480 + 10,
3520         .hsync_end = 480 + 10 + 10,
3521         .htotal = 480 + 10 + 10 + 15,
3522         .vdisplay = 800,
3523         .vsync_start = 800 + 3,
3524         .vsync_end = 800 + 3 + 3,
3525         .vtotal = 800 + 3 + 3 + 3,
3526 };
3527
3528 static const struct panel_desc ortustech_com43h4m85ulc = {
3529         .modes = &ortustech_com43h4m85ulc_mode,
3530         .num_modes = 1,
3531         .bpc = 6,
3532         .size = {
3533                 .width = 56,
3534                 .height = 93,
3535         },
3536         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3537         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
3538         .connector_type = DRM_MODE_CONNECTOR_DPI,
3539 };
3540
3541 static const struct drm_display_mode osddisplays_osd070t1718_19ts_mode  = {
3542         .clock = 33000,
3543         .hdisplay = 800,
3544         .hsync_start = 800 + 210,
3545         .hsync_end = 800 + 210 + 30,
3546         .htotal = 800 + 210 + 30 + 16,
3547         .vdisplay = 480,
3548         .vsync_start = 480 + 22,
3549         .vsync_end = 480 + 22 + 13,
3550         .vtotal = 480 + 22 + 13 + 10,
3551         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3552 };
3553
3554 static const struct panel_desc osddisplays_osd070t1718_19ts = {
3555         .modes = &osddisplays_osd070t1718_19ts_mode,
3556         .num_modes = 1,
3557         .bpc = 8,
3558         .size = {
3559                 .width = 152,
3560                 .height = 91,
3561         },
3562         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3563         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE |
3564                 DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
3565         .connector_type = DRM_MODE_CONNECTOR_DPI,
3566 };
3567
3568 static const struct drm_display_mode pda_91_00156_a0_mode = {
3569         .clock = 33300,
3570         .hdisplay = 800,
3571         .hsync_start = 800 + 1,
3572         .hsync_end = 800 + 1 + 64,
3573         .htotal = 800 + 1 + 64 + 64,
3574         .vdisplay = 480,
3575         .vsync_start = 480 + 1,
3576         .vsync_end = 480 + 1 + 23,
3577         .vtotal = 480 + 1 + 23 + 22,
3578 };
3579
3580 static const struct panel_desc pda_91_00156_a0  = {
3581         .modes = &pda_91_00156_a0_mode,
3582         .num_modes = 1,
3583         .size = {
3584                 .width = 152,
3585                 .height = 91,
3586         },
3587         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3588 };
3589
3590 static const struct drm_display_mode powertip_ph128800t006_zhc01_mode = {
3591         .clock = 66500,
3592         .hdisplay = 1280,
3593         .hsync_start = 1280 + 12,
3594         .hsync_end = 1280 + 12 + 20,
3595         .htotal = 1280 + 12 + 20 + 56,
3596         .vdisplay = 800,
3597         .vsync_start = 800 + 1,
3598         .vsync_end = 800 + 1 + 3,
3599         .vtotal = 800 + 1 + 3 + 20,
3600         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
3601 };
3602
3603 static const struct panel_desc powertip_ph128800t006_zhc01 = {
3604         .modes = &powertip_ph128800t006_zhc01_mode,
3605         .num_modes = 1,
3606         .bpc = 8,
3607         .size = {
3608                 .width = 216,
3609                 .height = 135,
3610         },
3611         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3612         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3613         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3614 };
3615
3616 static const struct drm_display_mode powertip_ph800480t013_idf02_mode = {
3617         .clock = 24750,
3618         .hdisplay = 800,
3619         .hsync_start = 800 + 54,
3620         .hsync_end = 800 + 54 + 2,
3621         .htotal = 800 + 54 + 2 + 44,
3622         .vdisplay = 480,
3623         .vsync_start = 480 + 49,
3624         .vsync_end = 480 + 49 + 2,
3625         .vtotal = 480 + 49 + 2 + 22,
3626         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3627 };
3628
3629 static const struct panel_desc powertip_ph800480t013_idf02  = {
3630         .modes = &powertip_ph800480t013_idf02_mode,
3631         .num_modes = 1,
3632         .bpc = 8,
3633         .size = {
3634                 .width = 152,
3635                 .height = 91,
3636         },
3637         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
3638                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
3639                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
3640         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3641         .connector_type = DRM_MODE_CONNECTOR_DPI,
3642 };
3643
3644 static const struct drm_display_mode primeview_pm070wl4_mode = {
3645         .clock = 32000,
3646         .hdisplay = 800,
3647         .hsync_start = 800 + 42,
3648         .hsync_end = 800 + 42 + 128,
3649         .htotal = 800 + 42 + 128 + 86,
3650         .vdisplay = 480,
3651         .vsync_start = 480 + 10,
3652         .vsync_end = 480 + 10 + 2,
3653         .vtotal = 480 + 10 + 2 + 33,
3654         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
3655 };
3656
3657 static const struct panel_desc primeview_pm070wl4 = {
3658         .modes = &primeview_pm070wl4_mode,
3659         .num_modes = 1,
3660         .bpc = 6,
3661         .size = {
3662                 .width = 152,
3663                 .height = 91,
3664         },
3665         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
3666         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3667         .connector_type = DRM_MODE_CONNECTOR_DPI,
3668 };
3669
3670 static const struct drm_display_mode qd43003c0_40_mode = {
3671         .clock = 9000,
3672         .hdisplay = 480,
3673         .hsync_start = 480 + 8,
3674         .hsync_end = 480 + 8 + 4,
3675         .htotal = 480 + 8 + 4 + 39,
3676         .vdisplay = 272,
3677         .vsync_start = 272 + 4,
3678         .vsync_end = 272 + 4 + 10,
3679         .vtotal = 272 + 4 + 10 + 2,
3680 };
3681
3682 static const struct panel_desc qd43003c0_40 = {
3683         .modes = &qd43003c0_40_mode,
3684         .num_modes = 1,
3685         .bpc = 8,
3686         .size = {
3687                 .width = 95,
3688                 .height = 53,
3689         },
3690         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3691 };
3692
3693 static const struct drm_display_mode qishenglong_gopher2b_lcd_modes[] = {
3694         { /* 60 Hz */
3695                 .clock = 10800,
3696                 .hdisplay = 480,
3697                 .hsync_start = 480 + 77,
3698                 .hsync_end = 480 + 77 + 41,
3699                 .htotal = 480 + 77 + 41 + 2,
3700                 .vdisplay = 272,
3701                 .vsync_start = 272 + 16,
3702                 .vsync_end = 272 + 16 + 10,
3703                 .vtotal = 272 + 16 + 10 + 2,
3704                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3705         },
3706         { /* 50 Hz */
3707                 .clock = 10800,
3708                 .hdisplay = 480,
3709                 .hsync_start = 480 + 17,
3710                 .hsync_end = 480 + 17 + 41,
3711                 .htotal = 480 + 17 + 41 + 2,
3712                 .vdisplay = 272,
3713                 .vsync_start = 272 + 116,
3714                 .vsync_end = 272 + 116 + 10,
3715                 .vtotal = 272 + 116 + 10 + 2,
3716                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
3717         },
3718 };
3719
3720 static const struct panel_desc qishenglong_gopher2b_lcd = {
3721         .modes = qishenglong_gopher2b_lcd_modes,
3722         .num_modes = ARRAY_SIZE(qishenglong_gopher2b_lcd_modes),
3723         .bpc = 8,
3724         .size = {
3725                 .width = 95,
3726                 .height = 54,
3727         },
3728         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3729         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
3730         .connector_type = DRM_MODE_CONNECTOR_DPI,
3731 };
3732
3733 static const struct display_timing rocktech_rk043fn48h_timing = {
3734         .pixelclock = { 6000000, 9000000, 12000000 },
3735         .hactive = { 480, 480, 480 },
3736         .hback_porch = { 8, 43, 43 },
3737         .hfront_porch = { 2, 8, 10 },
3738         .hsync_len = { 1, 1, 1 },
3739         .vactive = { 272, 272, 272 },
3740         .vback_porch = { 2, 12, 26 },
3741         .vfront_porch = { 1, 4, 4 },
3742         .vsync_len = { 1, 10, 10 },
3743         .flags = DISPLAY_FLAGS_VSYNC_LOW | DISPLAY_FLAGS_HSYNC_LOW |
3744                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
3745                  DISPLAY_FLAGS_SYNC_POSEDGE,
3746 };
3747
3748 static const struct panel_desc rocktech_rk043fn48h = {
3749         .timings = &rocktech_rk043fn48h_timing,
3750         .num_timings = 1,
3751         .bpc = 8,
3752         .size = {
3753                 .width = 95,
3754                 .height = 54,
3755         },
3756         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3757         .connector_type = DRM_MODE_CONNECTOR_DPI,
3758 };
3759
3760 static const struct display_timing rocktech_rk070er9427_timing = {
3761         .pixelclock = { 26400000, 33300000, 46800000 },
3762         .hactive = { 800, 800, 800 },
3763         .hfront_porch = { 16, 210, 354 },
3764         .hback_porch = { 46, 46, 46 },
3765         .hsync_len = { 1, 1, 1 },
3766         .vactive = { 480, 480, 480 },
3767         .vfront_porch = { 7, 22, 147 },
3768         .vback_porch = { 23, 23, 23 },
3769         .vsync_len = { 1, 1, 1 },
3770         .flags = DISPLAY_FLAGS_DE_HIGH,
3771 };
3772
3773 static const struct panel_desc rocktech_rk070er9427 = {
3774         .timings = &rocktech_rk070er9427_timing,
3775         .num_timings = 1,
3776         .bpc = 6,
3777         .size = {
3778                 .width = 154,
3779                 .height = 86,
3780         },
3781         .delay = {
3782                 .prepare = 41,
3783                 .enable = 50,
3784                 .unprepare = 41,
3785                 .disable = 50,
3786         },
3787         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3788 };
3789
3790 static const struct drm_display_mode rocktech_rk101ii01d_ct_mode = {
3791         .clock = 71100,
3792         .hdisplay = 1280,
3793         .hsync_start = 1280 + 48,
3794         .hsync_end = 1280 + 48 + 32,
3795         .htotal = 1280 + 48 + 32 + 80,
3796         .vdisplay = 800,
3797         .vsync_start = 800 + 2,
3798         .vsync_end = 800 + 2 + 5,
3799         .vtotal = 800 + 2 + 5 + 16,
3800 };
3801
3802 static const struct panel_desc rocktech_rk101ii01d_ct = {
3803         .modes = &rocktech_rk101ii01d_ct_mode,
3804         .bpc = 8,
3805         .num_modes = 1,
3806         .size = {
3807                 .width = 217,
3808                 .height = 136,
3809         },
3810         .delay = {
3811                 .prepare = 50,
3812                 .disable = 50,
3813         },
3814         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3815         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3816         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3817 };
3818
3819 static const struct display_timing samsung_ltl101al01_timing = {
3820         .pixelclock = { 66663000, 66663000, 66663000 },
3821         .hactive = { 1280, 1280, 1280 },
3822         .hfront_porch = { 18, 18, 18 },
3823         .hback_porch = { 36, 36, 36 },
3824         .hsync_len = { 16, 16, 16 },
3825         .vactive = { 800, 800, 800 },
3826         .vfront_porch = { 4, 4, 4 },
3827         .vback_porch = { 16, 16, 16 },
3828         .vsync_len = { 3, 3, 3 },
3829         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
3830 };
3831
3832 static const struct panel_desc samsung_ltl101al01 = {
3833         .timings = &samsung_ltl101al01_timing,
3834         .num_timings = 1,
3835         .bpc = 8,
3836         .size = {
3837                 .width = 217,
3838                 .height = 135,
3839         },
3840         .delay = {
3841                 .prepare = 40,
3842                 .enable = 300,
3843                 .disable = 200,
3844                 .unprepare = 600,
3845         },
3846         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3847         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3848 };
3849
3850 static const struct drm_display_mode samsung_ltn101nt05_mode = {
3851         .clock = 54030,
3852         .hdisplay = 1024,
3853         .hsync_start = 1024 + 24,
3854         .hsync_end = 1024 + 24 + 136,
3855         .htotal = 1024 + 24 + 136 + 160,
3856         .vdisplay = 600,
3857         .vsync_start = 600 + 3,
3858         .vsync_end = 600 + 3 + 6,
3859         .vtotal = 600 + 3 + 6 + 61,
3860 };
3861
3862 static const struct panel_desc samsung_ltn101nt05 = {
3863         .modes = &samsung_ltn101nt05_mode,
3864         .num_modes = 1,
3865         .bpc = 6,
3866         .size = {
3867                 .width = 223,
3868                 .height = 125,
3869         },
3870         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
3871         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
3872         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3873 };
3874
3875 static const struct display_timing satoz_sat050at40h12r2_timing = {
3876         .pixelclock = {33300000, 33300000, 50000000},
3877         .hactive = {800, 800, 800},
3878         .hfront_porch = {16, 210, 354},
3879         .hback_porch = {46, 46, 46},
3880         .hsync_len = {1, 1, 40},
3881         .vactive = {480, 480, 480},
3882         .vfront_porch = {7, 22, 147},
3883         .vback_porch = {23, 23, 23},
3884         .vsync_len = {1, 1, 20},
3885 };
3886
3887 static const struct panel_desc satoz_sat050at40h12r2 = {
3888         .timings = &satoz_sat050at40h12r2_timing,
3889         .num_timings = 1,
3890         .bpc = 8,
3891         .size = {
3892                 .width = 108,
3893                 .height = 65,
3894         },
3895         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
3896         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3897 };
3898
3899 static const struct drm_display_mode sharp_lq070y3dg3b_mode = {
3900         .clock = 33260,
3901         .hdisplay = 800,
3902         .hsync_start = 800 + 64,
3903         .hsync_end = 800 + 64 + 128,
3904         .htotal = 800 + 64 + 128 + 64,
3905         .vdisplay = 480,
3906         .vsync_start = 480 + 8,
3907         .vsync_end = 480 + 8 + 2,
3908         .vtotal = 480 + 8 + 2 + 35,
3909         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
3910 };
3911
3912 static const struct panel_desc sharp_lq070y3dg3b = {
3913         .modes = &sharp_lq070y3dg3b_mode,
3914         .num_modes = 1,
3915         .bpc = 8,
3916         .size = {
3917                 .width = 152,   /* 152.4mm */
3918                 .height = 91,   /* 91.4mm */
3919         },
3920         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
3921         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
3922                      DRM_BUS_FLAG_SYNC_DRIVE_POSEDGE,
3923 };
3924
3925 static const struct drm_display_mode sharp_lq035q7db03_mode = {
3926         .clock = 5500,
3927         .hdisplay = 240,
3928         .hsync_start = 240 + 16,
3929         .hsync_end = 240 + 16 + 7,
3930         .htotal = 240 + 16 + 7 + 5,
3931         .vdisplay = 320,
3932         .vsync_start = 320 + 9,
3933         .vsync_end = 320 + 9 + 1,
3934         .vtotal = 320 + 9 + 1 + 7,
3935 };
3936
3937 static const struct panel_desc sharp_lq035q7db03 = {
3938         .modes = &sharp_lq035q7db03_mode,
3939         .num_modes = 1,
3940         .bpc = 6,
3941         .size = {
3942                 .width = 54,
3943                 .height = 72,
3944         },
3945         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
3946 };
3947
3948 static const struct display_timing sharp_lq101k1ly04_timing = {
3949         .pixelclock = { 60000000, 65000000, 80000000 },
3950         .hactive = { 1280, 1280, 1280 },
3951         .hfront_porch = { 20, 20, 20 },
3952         .hback_porch = { 20, 20, 20 },
3953         .hsync_len = { 10, 10, 10 },
3954         .vactive = { 800, 800, 800 },
3955         .vfront_porch = { 4, 4, 4 },
3956         .vback_porch = { 4, 4, 4 },
3957         .vsync_len = { 4, 4, 4 },
3958         .flags = DISPLAY_FLAGS_PIXDATA_POSEDGE,
3959 };
3960
3961 static const struct panel_desc sharp_lq101k1ly04 = {
3962         .timings = &sharp_lq101k1ly04_timing,
3963         .num_timings = 1,
3964         .bpc = 8,
3965         .size = {
3966                 .width = 217,
3967                 .height = 136,
3968         },
3969         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
3970         .connector_type = DRM_MODE_CONNECTOR_LVDS,
3971 };
3972
3973 static const struct drm_display_mode sharp_ls020b1dd01d_modes[] = {
3974         { /* 50 Hz */
3975                 .clock = 3000,
3976                 .hdisplay = 240,
3977                 .hsync_start = 240 + 58,
3978                 .hsync_end = 240 + 58 + 1,
3979                 .htotal = 240 + 58 + 1 + 1,
3980                 .vdisplay = 160,
3981                 .vsync_start = 160 + 24,
3982                 .vsync_end = 160 + 24 + 10,
3983                 .vtotal = 160 + 24 + 10 + 6,
3984                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_NVSYNC,
3985         },
3986         { /* 60 Hz */
3987                 .clock = 3000,
3988                 .hdisplay = 240,
3989                 .hsync_start = 240 + 8,
3990                 .hsync_end = 240 + 8 + 1,
3991                 .htotal = 240 + 8 + 1 + 1,
3992                 .vdisplay = 160,
3993                 .vsync_start = 160 + 24,
3994                 .vsync_end = 160 + 24 + 10,
3995                 .vtotal = 160 + 24 + 10 + 6,
3996                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_NVSYNC,
3997         },
3998 };
3999
4000 static const struct panel_desc sharp_ls020b1dd01d = {
4001         .modes = sharp_ls020b1dd01d_modes,
4002         .num_modes = ARRAY_SIZE(sharp_ls020b1dd01d_modes),
4003         .bpc = 6,
4004         .size = {
4005                 .width = 42,
4006                 .height = 28,
4007         },
4008         .bus_format = MEDIA_BUS_FMT_RGB565_1X16,
4009         .bus_flags = DRM_BUS_FLAG_DE_HIGH
4010                    | DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE
4011                    | DRM_BUS_FLAG_SHARP_SIGNALS,
4012 };
4013
4014 static const struct drm_display_mode shelly_sca07010_bfn_lnn_mode = {
4015         .clock = 33300,
4016         .hdisplay = 800,
4017         .hsync_start = 800 + 1,
4018         .hsync_end = 800 + 1 + 64,
4019         .htotal = 800 + 1 + 64 + 64,
4020         .vdisplay = 480,
4021         .vsync_start = 480 + 1,
4022         .vsync_end = 480 + 1 + 23,
4023         .vtotal = 480 + 1 + 23 + 22,
4024 };
4025
4026 static const struct panel_desc shelly_sca07010_bfn_lnn = {
4027         .modes = &shelly_sca07010_bfn_lnn_mode,
4028         .num_modes = 1,
4029         .size = {
4030                 .width = 152,
4031                 .height = 91,
4032         },
4033         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
4034 };
4035
4036 static const struct drm_display_mode starry_kr070pe2t_mode = {
4037         .clock = 33000,
4038         .hdisplay = 800,
4039         .hsync_start = 800 + 209,
4040         .hsync_end = 800 + 209 + 1,
4041         .htotal = 800 + 209 + 1 + 45,
4042         .vdisplay = 480,
4043         .vsync_start = 480 + 22,
4044         .vsync_end = 480 + 22 + 1,
4045         .vtotal = 480 + 22 + 1 + 22,
4046 };
4047
4048 static const struct panel_desc starry_kr070pe2t = {
4049         .modes = &starry_kr070pe2t_mode,
4050         .num_modes = 1,
4051         .bpc = 8,
4052         .size = {
4053                 .width = 152,
4054                 .height = 86,
4055         },
4056         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4057         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_DRIVE_NEGEDGE,
4058         .connector_type = DRM_MODE_CONNECTOR_DPI,
4059 };
4060
4061 static const struct display_timing startek_kd070wvfpa_mode = {
4062         .pixelclock = { 25200000, 27200000, 30500000 },
4063         .hactive = { 800, 800, 800 },
4064         .hfront_porch = { 19, 44, 115 },
4065         .hback_porch = { 5, 16, 101 },
4066         .hsync_len = { 1, 2, 100 },
4067         .vactive = { 480, 480, 480 },
4068         .vfront_porch = { 5, 43, 67 },
4069         .vback_porch = { 5, 5, 67 },
4070         .vsync_len = { 1, 2, 66 },
4071         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
4072                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE |
4073                  DISPLAY_FLAGS_SYNC_POSEDGE,
4074 };
4075
4076 static const struct panel_desc startek_kd070wvfpa = {
4077         .timings = &startek_kd070wvfpa_mode,
4078         .num_timings = 1,
4079         .bpc = 8,
4080         .size = {
4081                 .width = 152,
4082                 .height = 91,
4083         },
4084         .delay = {
4085                 .prepare = 20,
4086                 .enable = 200,
4087                 .disable = 200,
4088         },
4089         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4090         .connector_type = DRM_MODE_CONNECTOR_DPI,
4091         .bus_flags = DRM_BUS_FLAG_DE_HIGH |
4092                      DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE |
4093                      DRM_BUS_FLAG_SYNC_SAMPLE_NEGEDGE,
4094 };
4095
4096 static const struct display_timing tsd_tst043015cmhx_timing = {
4097         .pixelclock = { 5000000, 9000000, 12000000 },
4098         .hactive = { 480, 480, 480 },
4099         .hfront_porch = { 4, 5, 65 },
4100         .hback_porch = { 36, 40, 255 },
4101         .hsync_len = { 1, 1, 1 },
4102         .vactive = { 272, 272, 272 },
4103         .vfront_porch = { 2, 8, 97 },
4104         .vback_porch = { 3, 8, 31 },
4105         .vsync_len = { 1, 1, 1 },
4106
4107         .flags = DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW |
4108                  DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_POSEDGE,
4109 };
4110
4111 static const struct panel_desc tsd_tst043015cmhx = {
4112         .timings = &tsd_tst043015cmhx_timing,
4113         .num_timings = 1,
4114         .bpc = 8,
4115         .size = {
4116                 .width = 105,
4117                 .height = 67,
4118         },
4119         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4120         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
4121 };
4122
4123 static const struct drm_display_mode tfc_s9700rtwv43tr_01b_mode = {
4124         .clock = 30000,
4125         .hdisplay = 800,
4126         .hsync_start = 800 + 39,
4127         .hsync_end = 800 + 39 + 47,
4128         .htotal = 800 + 39 + 47 + 39,
4129         .vdisplay = 480,
4130         .vsync_start = 480 + 13,
4131         .vsync_end = 480 + 13 + 2,
4132         .vtotal = 480 + 13 + 2 + 29,
4133 };
4134
4135 static const struct panel_desc tfc_s9700rtwv43tr_01b = {
4136         .modes = &tfc_s9700rtwv43tr_01b_mode,
4137         .num_modes = 1,
4138         .bpc = 8,
4139         .size = {
4140                 .width = 155,
4141                 .height = 90,
4142         },
4143         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4144         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
4145 };
4146
4147 static const struct display_timing tianma_tm070jdhg30_timing = {
4148         .pixelclock = { 62600000, 68200000, 78100000 },
4149         .hactive = { 1280, 1280, 1280 },
4150         .hfront_porch = { 15, 64, 159 },
4151         .hback_porch = { 5, 5, 5 },
4152         .hsync_len = { 1, 1, 256 },
4153         .vactive = { 800, 800, 800 },
4154         .vfront_porch = { 3, 40, 99 },
4155         .vback_porch = { 2, 2, 2 },
4156         .vsync_len = { 1, 1, 128 },
4157         .flags = DISPLAY_FLAGS_DE_HIGH,
4158 };
4159
4160 static const struct panel_desc tianma_tm070jdhg30 = {
4161         .timings = &tianma_tm070jdhg30_timing,
4162         .num_timings = 1,
4163         .bpc = 8,
4164         .size = {
4165                 .width = 151,
4166                 .height = 95,
4167         },
4168         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
4169         .connector_type = DRM_MODE_CONNECTOR_LVDS,
4170         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
4171 };
4172
4173 static const struct panel_desc tianma_tm070jvhg33 = {
4174         .timings = &tianma_tm070jdhg30_timing,
4175         .num_timings = 1,
4176         .bpc = 8,
4177         .size = {
4178                 .width = 150,
4179                 .height = 94,
4180         },
4181         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
4182         .connector_type = DRM_MODE_CONNECTOR_LVDS,
4183         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
4184 };
4185
4186 static const struct display_timing tianma_tm070rvhg71_timing = {
4187         .pixelclock = { 27700000, 29200000, 39600000 },
4188         .hactive = { 800, 800, 800 },
4189         .hfront_porch = { 12, 40, 212 },
4190         .hback_porch = { 88, 88, 88 },
4191         .hsync_len = { 1, 1, 40 },
4192         .vactive = { 480, 480, 480 },
4193         .vfront_porch = { 1, 13, 88 },
4194         .vback_porch = { 32, 32, 32 },
4195         .vsync_len = { 1, 1, 3 },
4196         .flags = DISPLAY_FLAGS_DE_HIGH,
4197 };
4198
4199 static const struct panel_desc tianma_tm070rvhg71 = {
4200         .timings = &tianma_tm070rvhg71_timing,
4201         .num_timings = 1,
4202         .bpc = 8,
4203         .size = {
4204                 .width = 154,
4205                 .height = 86,
4206         },
4207         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
4208         .connector_type = DRM_MODE_CONNECTOR_LVDS,
4209 };
4210
4211 static const struct drm_display_mode ti_nspire_cx_lcd_mode[] = {
4212         {
4213                 .clock = 10000,
4214                 .hdisplay = 320,
4215                 .hsync_start = 320 + 50,
4216                 .hsync_end = 320 + 50 + 6,
4217                 .htotal = 320 + 50 + 6 + 38,
4218                 .vdisplay = 240,
4219                 .vsync_start = 240 + 3,
4220                 .vsync_end = 240 + 3 + 1,
4221                 .vtotal = 240 + 3 + 1 + 17,
4222                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
4223         },
4224 };
4225
4226 static const struct panel_desc ti_nspire_cx_lcd_panel = {
4227         .modes = ti_nspire_cx_lcd_mode,
4228         .num_modes = 1,
4229         .bpc = 8,
4230         .size = {
4231                 .width = 65,
4232                 .height = 49,
4233         },
4234         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4235         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_POSEDGE,
4236 };
4237
4238 static const struct drm_display_mode ti_nspire_classic_lcd_mode[] = {
4239         {
4240                 .clock = 10000,
4241                 .hdisplay = 320,
4242                 .hsync_start = 320 + 6,
4243                 .hsync_end = 320 + 6 + 6,
4244                 .htotal = 320 + 6 + 6 + 6,
4245                 .vdisplay = 240,
4246                 .vsync_start = 240 + 0,
4247                 .vsync_end = 240 + 0 + 1,
4248                 .vtotal = 240 + 0 + 1 + 0,
4249                 .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
4250         },
4251 };
4252
4253 static const struct panel_desc ti_nspire_classic_lcd_panel = {
4254         .modes = ti_nspire_classic_lcd_mode,
4255         .num_modes = 1,
4256         /* The grayscale panel has 8 bit for the color .. Y (black) */
4257         .bpc = 8,
4258         .size = {
4259                 .width = 71,
4260                 .height = 53,
4261         },
4262         /* This is the grayscale bus format */
4263         .bus_format = MEDIA_BUS_FMT_Y8_1X8,
4264         .bus_flags = DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
4265 };
4266
4267 static const struct drm_display_mode toshiba_lt089ac29000_mode = {
4268         .clock = 79500,
4269         .hdisplay = 1280,
4270         .hsync_start = 1280 + 192,
4271         .hsync_end = 1280 + 192 + 128,
4272         .htotal = 1280 + 192 + 128 + 64,
4273         .vdisplay = 768,
4274         .vsync_start = 768 + 20,
4275         .vsync_end = 768 + 20 + 7,
4276         .vtotal = 768 + 20 + 7 + 3,
4277 };
4278
4279 static const struct panel_desc toshiba_lt089ac29000 = {
4280         .modes = &toshiba_lt089ac29000_mode,
4281         .num_modes = 1,
4282         .size = {
4283                 .width = 194,
4284                 .height = 116,
4285         },
4286         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_JEIDA,
4287         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
4288         .connector_type = DRM_MODE_CONNECTOR_LVDS,
4289 };
4290
4291 static const struct drm_display_mode tpk_f07a_0102_mode = {
4292         .clock = 33260,
4293         .hdisplay = 800,
4294         .hsync_start = 800 + 40,
4295         .hsync_end = 800 + 40 + 128,
4296         .htotal = 800 + 40 + 128 + 88,
4297         .vdisplay = 480,
4298         .vsync_start = 480 + 10,
4299         .vsync_end = 480 + 10 + 2,
4300         .vtotal = 480 + 10 + 2 + 33,
4301 };
4302
4303 static const struct panel_desc tpk_f07a_0102 = {
4304         .modes = &tpk_f07a_0102_mode,
4305         .num_modes = 1,
4306         .size = {
4307                 .width = 152,
4308                 .height = 91,
4309         },
4310         .bus_flags = DRM_BUS_FLAG_PIXDATA_DRIVE_POSEDGE,
4311 };
4312
4313 static const struct drm_display_mode tpk_f10a_0102_mode = {
4314         .clock = 45000,
4315         .hdisplay = 1024,
4316         .hsync_start = 1024 + 176,
4317         .hsync_end = 1024 + 176 + 5,
4318         .htotal = 1024 + 176 + 5 + 88,
4319         .vdisplay = 600,
4320         .vsync_start = 600 + 20,
4321         .vsync_end = 600 + 20 + 5,
4322         .vtotal = 600 + 20 + 5 + 25,
4323 };
4324
4325 static const struct panel_desc tpk_f10a_0102 = {
4326         .modes = &tpk_f10a_0102_mode,
4327         .num_modes = 1,
4328         .size = {
4329                 .width = 223,
4330                 .height = 125,
4331         },
4332 };
4333
4334 static const struct display_timing urt_umsh_8596md_timing = {
4335         .pixelclock = { 33260000, 33260000, 33260000 },
4336         .hactive = { 800, 800, 800 },
4337         .hfront_porch = { 41, 41, 41 },
4338         .hback_porch = { 216 - 128, 216 - 128, 216 - 128 },
4339         .hsync_len = { 71, 128, 128 },
4340         .vactive = { 480, 480, 480 },
4341         .vfront_porch = { 10, 10, 10 },
4342         .vback_porch = { 35 - 2, 35 - 2, 35 - 2 },
4343         .vsync_len = { 2, 2, 2 },
4344         .flags = DISPLAY_FLAGS_DE_HIGH | DISPLAY_FLAGS_PIXDATA_NEGEDGE |
4345                 DISPLAY_FLAGS_HSYNC_LOW | DISPLAY_FLAGS_VSYNC_LOW,
4346 };
4347
4348 static const struct panel_desc urt_umsh_8596md_lvds = {
4349         .timings = &urt_umsh_8596md_timing,
4350         .num_timings = 1,
4351         .bpc = 6,
4352         .size = {
4353                 .width = 152,
4354                 .height = 91,
4355         },
4356         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
4357         .connector_type = DRM_MODE_CONNECTOR_LVDS,
4358 };
4359
4360 static const struct panel_desc urt_umsh_8596md_parallel = {
4361         .timings = &urt_umsh_8596md_timing,
4362         .num_timings = 1,
4363         .bpc = 6,
4364         .size = {
4365                 .width = 152,
4366                 .height = 91,
4367         },
4368         .bus_format = MEDIA_BUS_FMT_RGB666_1X18,
4369 };
4370
4371 static const struct drm_display_mode vivax_tpc9150_panel_mode = {
4372         .clock = 60000,
4373         .hdisplay = 1024,
4374         .hsync_start = 1024 + 160,
4375         .hsync_end = 1024 + 160 + 100,
4376         .htotal = 1024 + 160 + 100 + 60,
4377         .vdisplay = 600,
4378         .vsync_start = 600 + 12,
4379         .vsync_end = 600 + 12 + 10,
4380         .vtotal = 600 + 12 + 10 + 13,
4381 };
4382
4383 static const struct panel_desc vivax_tpc9150_panel = {
4384         .modes = &vivax_tpc9150_panel_mode,
4385         .num_modes = 1,
4386         .bpc = 6,
4387         .size = {
4388                 .width = 200,
4389                 .height = 115,
4390         },
4391         .bus_format = MEDIA_BUS_FMT_RGB666_1X7X3_SPWG,
4392         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
4393         .connector_type = DRM_MODE_CONNECTOR_LVDS,
4394 };
4395
4396 static const struct drm_display_mode vl050_8048nt_c01_mode = {
4397         .clock = 33333,
4398         .hdisplay = 800,
4399         .hsync_start = 800 + 210,
4400         .hsync_end = 800 + 210 + 20,
4401         .htotal = 800 + 210 + 20 + 46,
4402         .vdisplay =  480,
4403         .vsync_start = 480 + 22,
4404         .vsync_end = 480 + 22 + 10,
4405         .vtotal = 480 + 22 + 10 + 23,
4406         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
4407 };
4408
4409 static const struct panel_desc vl050_8048nt_c01 = {
4410         .modes = &vl050_8048nt_c01_mode,
4411         .num_modes = 1,
4412         .bpc = 8,
4413         .size = {
4414                 .width = 120,
4415                 .height = 76,
4416         },
4417         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4418         .bus_flags = DRM_BUS_FLAG_DE_HIGH | DRM_BUS_FLAG_PIXDATA_SAMPLE_NEGEDGE,
4419 };
4420
4421 static const struct drm_display_mode winstar_wf35ltiacd_mode = {
4422         .clock = 6410,
4423         .hdisplay = 320,
4424         .hsync_start = 320 + 20,
4425         .hsync_end = 320 + 20 + 30,
4426         .htotal = 320 + 20 + 30 + 38,
4427         .vdisplay = 240,
4428         .vsync_start = 240 + 4,
4429         .vsync_end = 240 + 4 + 3,
4430         .vtotal = 240 + 4 + 3 + 15,
4431         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
4432 };
4433
4434 static const struct panel_desc winstar_wf35ltiacd = {
4435         .modes = &winstar_wf35ltiacd_mode,
4436         .num_modes = 1,
4437         .bpc = 8,
4438         .size = {
4439                 .width = 70,
4440                 .height = 53,
4441         },
4442         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4443 };
4444
4445 static const struct drm_display_mode yes_optoelectronics_ytc700tlag_05_201c_mode = {
4446         .clock = 51200,
4447         .hdisplay = 1024,
4448         .hsync_start = 1024 + 100,
4449         .hsync_end = 1024 + 100 + 100,
4450         .htotal = 1024 + 100 + 100 + 120,
4451         .vdisplay = 600,
4452         .vsync_start = 600 + 10,
4453         .vsync_end = 600 + 10 + 10,
4454         .vtotal = 600 + 10 + 10 + 15,
4455         .flags = DRM_MODE_FLAG_PHSYNC | DRM_MODE_FLAG_PVSYNC,
4456 };
4457
4458 static const struct panel_desc yes_optoelectronics_ytc700tlag_05_201c = {
4459         .modes = &yes_optoelectronics_ytc700tlag_05_201c_mode,
4460         .num_modes = 1,
4461         .bpc = 8,
4462         .size = {
4463                 .width = 154,
4464                 .height = 90,
4465         },
4466         .bus_flags = DRM_BUS_FLAG_DE_HIGH,
4467         .bus_format = MEDIA_BUS_FMT_RGB888_1X7X4_SPWG,
4468         .connector_type = DRM_MODE_CONNECTOR_LVDS,
4469 };
4470
4471 static const struct drm_display_mode arm_rtsm_mode[] = {
4472         {
4473                 .clock = 65000,
4474                 .hdisplay = 1024,
4475                 .hsync_start = 1024 + 24,
4476                 .hsync_end = 1024 + 24 + 136,
4477                 .htotal = 1024 + 24 + 136 + 160,
4478                 .vdisplay = 768,
4479                 .vsync_start = 768 + 3,
4480                 .vsync_end = 768 + 3 + 6,
4481                 .vtotal = 768 + 3 + 6 + 29,
4482                 .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
4483         },
4484 };
4485
4486 static const struct panel_desc arm_rtsm = {
4487         .modes = arm_rtsm_mode,
4488         .num_modes = 1,
4489         .bpc = 8,
4490         .size = {
4491                 .width = 400,
4492                 .height = 300,
4493         },
4494         .bus_format = MEDIA_BUS_FMT_RGB888_1X24,
4495 };
4496
4497 static const struct of_device_id platform_of_match[] = {
4498         {
4499                 .compatible = "ampire,am-1280800n3tzqw-t00h",
4500                 .data = &ampire_am_1280800n3tzqw_t00h,
4501         }, {
4502                 .compatible = "ampire,am-480272h3tmqw-t01h",
4503                 .data = &ampire_am_480272h3tmqw_t01h,
4504         }, {
4505                 .compatible = "ampire,am-800480l1tmqw-t00h",
4506                 .data = &ampire_am_800480l1tmqw_t00h,
4507         }, {
4508                 .compatible = "ampire,am800480r3tmqwa1h",
4509                 .data = &ampire_am800480r3tmqwa1h,
4510         }, {
4511                 .compatible = "ampire,am800600p5tmqw-tb8h",
4512                 .data = &ampire_am800600p5tmqwtb8h,
4513         }, {
4514                 .compatible = "arm,rtsm-display",
4515                 .data = &arm_rtsm,
4516         }, {
4517                 .compatible = "armadeus,st0700-adapt",
4518                 .data = &armadeus_st0700_adapt,
4519         }, {
4520                 .compatible = "auo,b101aw03",
4521                 .data = &auo_b101aw03,
4522         }, {
4523                 .compatible = "auo,b101xtn01",
4524                 .data = &auo_b101xtn01,
4525         }, {
4526                 .compatible = "auo,b116xw03",
4527                 .data = &auo_b116xw03,
4528         }, {
4529                 .compatible = "auo,g070vvn01",
4530                 .data = &auo_g070vvn01,
4531         }, {
4532                 .compatible = "auo,g101evn010",
4533                 .data = &auo_g101evn010,
4534         }, {
4535                 .compatible = "auo,g104sn02",
4536                 .data = &auo_g104sn02,
4537         }, {
4538                 .compatible = "auo,g121ean01",
4539                 .data = &auo_g121ean01,
4540         }, {
4541                 .compatible = "auo,g133han01",
4542                 .data = &auo_g133han01,
4543         }, {
4544                 .compatible = "auo,g156han04",
4545                 .data = &auo_g156han04,
4546         }, {
4547                 .compatible = "auo,g156xtn01",
4548                 .data = &auo_g156xtn01,
4549         }, {
4550                 .compatible = "auo,g185han01",
4551                 .data = &auo_g185han01,
4552         }, {
4553                 .compatible = "auo,g190ean01",
4554                 .data = &auo_g190ean01,
4555         }, {
4556                 .compatible = "auo,p320hvn03",
4557                 .data = &auo_p320hvn03,
4558         }, {
4559                 .compatible = "auo,t215hvn01",
4560                 .data = &auo_t215hvn01,
4561         }, {
4562                 .compatible = "avic,tm070ddh03",
4563                 .data = &avic_tm070ddh03,
4564         }, {
4565                 .compatible = "bananapi,s070wv20-ct16",
4566                 .data = &bananapi_s070wv20_ct16,
4567         }, {
4568                 .compatible = "boe,bp082wx1-100",
4569                 .data = &boe_bp082wx1_100,
4570         }, {
4571                 .compatible = "boe,bp101wx1-100",
4572                 .data = &boe_bp101wx1_100,
4573         }, {
4574                 .compatible = "boe,ev121wxm-n10-1850",
4575                 .data = &boe_ev121wxm_n10_1850,
4576         }, {
4577                 .compatible = "boe,hv070wsa-100",
4578                 .data = &boe_hv070wsa
4579         }, {
4580                 .compatible = "cct,cmt430b19n00",
4581                 .data = &cct_cmt430b19n00,
4582         }, {
4583                 .compatible = "cdtech,s043wq26h-ct7",
4584                 .data = &cdtech_s043wq26h_ct7,
4585         }, {
4586                 .compatible = "cdtech,s070pws19hp-fc21",
4587                 .data = &cdtech_s070pws19hp_fc21,
4588         }, {
4589                 .compatible = "cdtech,s070swv29hg-dc44",
4590                 .data = &cdtech_s070swv29hg_dc44,
4591         }, {
4592                 .compatible = "cdtech,s070wv95-ct16",
4593                 .data = &cdtech_s070wv95_ct16,
4594         }, {
4595                 .compatible = "chefree,ch101olhlwh-002",
4596                 .data = &chefree_ch101olhlwh_002,
4597         }, {
4598                 .compatible = "chunghwa,claa070wp03xg",
4599                 .data = &chunghwa_claa070wp03xg,
4600         }, {
4601                 .compatible = "chunghwa,claa101wa01a",
4602                 .data = &chunghwa_claa101wa01a
4603         }, {
4604                 .compatible = "chunghwa,claa101wb01",
4605                 .data = &chunghwa_claa101wb01
4606         }, {
4607                 .compatible = "dataimage,fg040346dsswbg04",
4608                 .data = &dataimage_fg040346dsswbg04,
4609         }, {
4610                 .compatible = "dataimage,fg1001l0dsswmg01",
4611                 .data = &dataimage_fg1001l0dsswmg01,
4612         }, {
4613                 .compatible = "dataimage,scf0700c48ggu18",
4614                 .data = &dataimage_scf0700c48ggu18,
4615         }, {
4616                 .compatible = "dlc,dlc0700yzg-1",
4617                 .data = &dlc_dlc0700yzg_1,
4618         }, {
4619                 .compatible = "dlc,dlc1010gig",
4620                 .data = &dlc_dlc1010gig,
4621         }, {
4622                 .compatible = "edt,et035012dm6",
4623                 .data = &edt_et035012dm6,
4624         }, {
4625                 .compatible = "edt,etm0350g0dh6",
4626                 .data = &edt_etm0350g0dh6,
4627         }, {
4628                 .compatible = "edt,etm043080dh6gp",
4629                 .data = &edt_etm043080dh6gp,
4630         }, {
4631                 .compatible = "edt,etm0430g0dh6",
4632                 .data = &edt_etm0430g0dh6,
4633         }, {
4634                 .compatible = "edt,et057090dhu",
4635                 .data = &edt_et057090dhu,
4636         }, {
4637                 .compatible = "edt,et070080dh6",
4638                 .data = &edt_etm0700g0dh6,
4639         }, {
4640                 .compatible = "edt,etm0700g0dh6",
4641                 .data = &edt_etm0700g0dh6,
4642         }, {
4643                 .compatible = "edt,etm0700g0bdh6",
4644                 .data = &edt_etm0700g0bdh6,
4645         }, {
4646                 .compatible = "edt,etm0700g0edh6",
4647                 .data = &edt_etm0700g0bdh6,
4648         }, {
4649                 .compatible = "edt,etml0700y5dha",
4650                 .data = &edt_etml0700y5dha,
4651         }, {
4652                 .compatible = "edt,etml1010g3dra",
4653                 .data = &edt_etml1010g3dra,
4654         }, {
4655                 .compatible = "edt,etmv570g2dhu",
4656                 .data = &edt_etmv570g2dhu,
4657         }, {
4658                 .compatible = "eink,vb3300-kca",
4659                 .data = &eink_vb3300_kca,
4660         }, {
4661                 .compatible = "evervision,vgg644804",
4662                 .data = &evervision_vgg644804,
4663         }, {
4664                 .compatible = "evervision,vgg804821",
4665                 .data = &evervision_vgg804821,
4666         }, {
4667                 .compatible = "foxlink,fl500wvr00-a0t",
4668                 .data = &foxlink_fl500wvr00_a0t,
4669         }, {
4670                 .compatible = "frida,frd350h54004",
4671                 .data = &frida_frd350h54004,
4672         }, {
4673                 .compatible = "friendlyarm,hd702e",
4674                 .data = &friendlyarm_hd702e,
4675         }, {
4676                 .compatible = "giantplus,gpg482739qs5",
4677                 .data = &giantplus_gpg482739qs5
4678         }, {
4679                 .compatible = "giantplus,gpm940b0",
4680                 .data = &giantplus_gpm940b0,
4681         }, {
4682                 .compatible = "hannstar,hsd070pww1",
4683                 .data = &hannstar_hsd070pww1,
4684         }, {
4685                 .compatible = "hannstar,hsd100pxn1",
4686                 .data = &hannstar_hsd100pxn1,
4687         }, {
4688                 .compatible = "hannstar,hsd101pww2",
4689                 .data = &hannstar_hsd101pww2,
4690         }, {
4691                 .compatible = "hit,tx23d38vm0caa",
4692                 .data = &hitachi_tx23d38vm0caa
4693         }, {
4694                 .compatible = "innolux,at043tn24",
4695                 .data = &innolux_at043tn24,
4696         }, {
4697                 .compatible = "innolux,at070tn92",
4698                 .data = &innolux_at070tn92,
4699         }, {
4700                 .compatible = "innolux,g070ace-l01",
4701                 .data = &innolux_g070ace_l01,
4702         }, {
4703                 .compatible = "innolux,g070y2-l01",
4704                 .data = &innolux_g070y2_l01,
4705         }, {
4706                 .compatible = "innolux,g070y2-t02",
4707                 .data = &innolux_g070y2_t02,
4708         }, {
4709                 .compatible = "innolux,g101ice-l01",
4710                 .data = &innolux_g101ice_l01
4711         }, {
4712                 .compatible = "innolux,g121i1-l01",
4713                 .data = &innolux_g121i1_l01
4714         }, {
4715                 .compatible = "innolux,g121x1-l03",
4716                 .data = &innolux_g121x1_l03,
4717         }, {
4718                 .compatible = "innolux,g121xce-l01",
4719                 .data = &innolux_g121xce_l01,
4720         }, {
4721                 .compatible = "innolux,g156hce-l01",
4722                 .data = &innolux_g156hce_l01,
4723         }, {
4724                 .compatible = "innolux,n156bge-l21",
4725                 .data = &innolux_n156bge_l21,
4726         }, {
4727                 .compatible = "innolux,zj070na-01p",
4728                 .data = &innolux_zj070na_01p,
4729         }, {
4730                 .compatible = "koe,tx14d24vm1bpa",
4731                 .data = &koe_tx14d24vm1bpa,
4732         }, {
4733                 .compatible = "koe,tx26d202vm0bwa",
4734                 .data = &koe_tx26d202vm0bwa,
4735         }, {
4736                 .compatible = "koe,tx31d200vm0baa",
4737                 .data = &koe_tx31d200vm0baa,
4738         }, {
4739                 .compatible = "kyo,tcg121xglp",
4740                 .data = &kyo_tcg121xglp,
4741         }, {
4742                 .compatible = "lemaker,bl035-rgb-002",
4743                 .data = &lemaker_bl035_rgb_002,
4744         }, {
4745                 .compatible = "lg,lb070wv8",
4746                 .data = &lg_lb070wv8,
4747         }, {
4748                 .compatible = "lincolntech,lcd185-101ct",
4749                 .data = &lincolntech_lcd185_101ct,
4750         }, {
4751                 .compatible = "logicpd,type28",
4752                 .data = &logicpd_type_28,
4753         }, {
4754                 .compatible = "logictechno,lt161010-2nhc",
4755                 .data = &logictechno_lt161010_2nh,
4756         }, {
4757                 .compatible = "logictechno,lt161010-2nhr",
4758                 .data = &logictechno_lt161010_2nh,
4759         }, {
4760                 .compatible = "logictechno,lt170410-2whc",
4761                 .data = &logictechno_lt170410_2whc,
4762         }, {
4763                 .compatible = "logictechno,lttd800480070-l2rt",
4764                 .data = &logictechno_lttd800480070_l2rt,
4765         }, {
4766                 .compatible = "logictechno,lttd800480070-l6wh-rt",
4767                 .data = &logictechno_lttd800480070_l6wh_rt,
4768         }, {
4769                 .compatible = "microtips,mf-101hiebcaf0",
4770                 .data = &microtips_mf_101hiebcaf0_c,
4771         }, {
4772                 .compatible = "microtips,mf-103hieb0ga0",
4773                 .data = &microtips_mf_103hieb0ga0,
4774         }, {
4775                 .compatible = "mitsubishi,aa070mc01-ca1",
4776                 .data = &mitsubishi_aa070mc01,
4777         }, {
4778                 .compatible = "mitsubishi,aa084xe01",
4779                 .data = &mitsubishi_aa084xe01,
4780         }, {
4781                 .compatible = "multi-inno,mi0700s4t-6",
4782                 .data = &multi_inno_mi0700s4t_6,
4783         }, {
4784                 .compatible = "multi-inno,mi0800ft-9",
4785                 .data = &multi_inno_mi0800ft_9,
4786         }, {
4787                 .compatible = "multi-inno,mi1010ait-1cp",
4788                 .data = &multi_inno_mi1010ait_1cp,
4789         }, {
4790                 .compatible = "nec,nl12880bc20-05",
4791                 .data = &nec_nl12880bc20_05,
4792         }, {
4793                 .compatible = "nec,nl4827hc19-05b",
4794                 .data = &nec_nl4827hc19_05b,
4795         }, {
4796                 .compatible = "netron-dy,e231732",
4797                 .data = &netron_dy_e231732,
4798         }, {
4799                 .compatible = "newhaven,nhd-4.3-480272ef-atxl",
4800                 .data = &newhaven_nhd_43_480272ef_atxl,
4801         }, {
4802                 .compatible = "nlt,nl192108ac18-02d",
4803                 .data = &nlt_nl192108ac18_02d,
4804         }, {
4805                 .compatible = "nvd,9128",
4806                 .data = &nvd_9128,
4807         }, {
4808                 .compatible = "okaya,rs800480t-7x0gp",
4809                 .data = &okaya_rs800480t_7x0gp,
4810         }, {
4811                 .compatible = "olimex,lcd-olinuxino-43-ts",
4812                 .data = &olimex_lcd_olinuxino_43ts,
4813         }, {
4814                 .compatible = "ontat,yx700wv03",
4815                 .data = &ontat_yx700wv03,
4816         }, {
4817                 .compatible = "ortustech,com37h3m05dtc",
4818                 .data = &ortustech_com37h3m,
4819         }, {
4820                 .compatible = "ortustech,com37h3m99dtc",
4821                 .data = &ortustech_com37h3m,
4822         }, {
4823                 .compatible = "ortustech,com43h4m85ulc",
4824                 .data = &ortustech_com43h4m85ulc,
4825         }, {
4826                 .compatible = "osddisplays,osd070t1718-19ts",
4827                 .data = &osddisplays_osd070t1718_19ts,
4828         }, {
4829                 .compatible = "pda,91-00156-a0",
4830                 .data = &pda_91_00156_a0,
4831         }, {
4832                 .compatible = "powertip,ph128800t006-zhc01",
4833                 .data = &powertip_ph128800t006_zhc01,
4834         }, {
4835                 .compatible = "powertip,ph800480t013-idf02",
4836                 .data = &powertip_ph800480t013_idf02,
4837         }, {
4838                 .compatible = "primeview,pm070wl4",
4839                 .data = &primeview_pm070wl4,
4840         }, {
4841                 .compatible = "qiaodian,qd43003c0-40",
4842                 .data = &qd43003c0_40,
4843         }, {
4844                 .compatible = "qishenglong,gopher2b-lcd",
4845                 .data = &qishenglong_gopher2b_lcd,
4846         }, {
4847                 .compatible = "rocktech,rk043fn48h",
4848                 .data = &rocktech_rk043fn48h,
4849         }, {
4850                 .compatible = "rocktech,rk070er9427",
4851                 .data = &rocktech_rk070er9427,
4852         }, {
4853                 .compatible = "rocktech,rk101ii01d-ct",
4854                 .data = &rocktech_rk101ii01d_ct,
4855         }, {
4856                 .compatible = "samsung,ltl101al01",
4857                 .data = &samsung_ltl101al01,
4858         }, {
4859                 .compatible = "samsung,ltn101nt05",
4860                 .data = &samsung_ltn101nt05,
4861         }, {
4862                 .compatible = "satoz,sat050at40h12r2",
4863                 .data = &satoz_sat050at40h12r2,
4864         }, {
4865                 .compatible = "sharp,lq035q7db03",
4866                 .data = &sharp_lq035q7db03,
4867         }, {
4868                 .compatible = "sharp,lq070y3dg3b",
4869                 .data = &sharp_lq070y3dg3b,
4870         }, {
4871                 .compatible = "sharp,lq101k1ly04",
4872                 .data = &sharp_lq101k1ly04,
4873         }, {
4874                 .compatible = "sharp,ls020b1dd01d",
4875                 .data = &sharp_ls020b1dd01d,
4876         }, {
4877                 .compatible = "shelly,sca07010-bfn-lnn",
4878                 .data = &shelly_sca07010_bfn_lnn,
4879         }, {
4880                 .compatible = "starry,kr070pe2t",
4881                 .data = &starry_kr070pe2t,
4882         }, {
4883                 .compatible = "startek,kd070wvfpa",
4884                 .data = &startek_kd070wvfpa,
4885         }, {
4886                 .compatible = "team-source-display,tst043015cmhx",
4887                 .data = &tsd_tst043015cmhx,
4888         }, {
4889                 .compatible = "tfc,s9700rtwv43tr-01b",
4890                 .data = &tfc_s9700rtwv43tr_01b,
4891         }, {
4892                 .compatible = "tianma,tm070jdhg30",
4893                 .data = &tianma_tm070jdhg30,
4894         }, {
4895                 .compatible = "tianma,tm070jvhg33",
4896                 .data = &tianma_tm070jvhg33,
4897         }, {
4898                 .compatible = "tianma,tm070rvhg71",
4899                 .data = &tianma_tm070rvhg71,
4900         }, {
4901                 .compatible = "ti,nspire-cx-lcd-panel",
4902                 .data = &ti_nspire_cx_lcd_panel,
4903         }, {
4904                 .compatible = "ti,nspire-classic-lcd-panel",
4905                 .data = &ti_nspire_classic_lcd_panel,
4906         }, {
4907                 .compatible = "toshiba,lt089ac29000",
4908                 .data = &toshiba_lt089ac29000,
4909         }, {
4910                 .compatible = "tpk,f07a-0102",
4911                 .data = &tpk_f07a_0102,
4912         }, {
4913                 .compatible = "tpk,f10a-0102",
4914                 .data = &tpk_f10a_0102,
4915         }, {
4916                 .compatible = "urt,umsh-8596md-t",
4917                 .data = &urt_umsh_8596md_parallel,
4918         }, {
4919                 .compatible = "urt,umsh-8596md-1t",
4920                 .data = &urt_umsh_8596md_parallel,
4921         }, {
4922                 .compatible = "urt,umsh-8596md-7t",
4923                 .data = &urt_umsh_8596md_parallel,
4924         }, {
4925                 .compatible = "urt,umsh-8596md-11t",
4926                 .data = &urt_umsh_8596md_lvds,
4927         }, {
4928                 .compatible = "urt,umsh-8596md-19t",
4929                 .data = &urt_umsh_8596md_lvds,
4930         }, {
4931                 .compatible = "urt,umsh-8596md-20t",
4932                 .data = &urt_umsh_8596md_parallel,
4933         }, {
4934                 .compatible = "vivax,tpc9150-panel",
4935                 .data = &vivax_tpc9150_panel,
4936         }, {
4937                 .compatible = "vxt,vl050-8048nt-c01",
4938                 .data = &vl050_8048nt_c01,
4939         }, {
4940                 .compatible = "winstar,wf35ltiacd",
4941                 .data = &winstar_wf35ltiacd,
4942         }, {
4943                 .compatible = "yes-optoelectronics,ytc700tlag-05-201c",
4944                 .data = &yes_optoelectronics_ytc700tlag_05_201c,
4945         }, {
4946                 /* Must be the last entry */
4947                 .compatible = "panel-dpi",
4948                 .data = &panel_dpi,
4949         }, {
4950                 /* sentinel */
4951         }
4952 };
4953 MODULE_DEVICE_TABLE(of, platform_of_match);
4954
4955 static int panel_simple_platform_probe(struct platform_device *pdev)
4956 {
4957         const struct panel_desc *desc;
4958
4959         desc = of_device_get_match_data(&pdev->dev);
4960         if (!desc)
4961                 return -ENODEV;
4962
4963         return panel_simple_probe(&pdev->dev, desc);
4964 }
4965
4966 static void panel_simple_platform_remove(struct platform_device *pdev)
4967 {
4968         panel_simple_remove(&pdev->dev);
4969 }
4970
4971 static void panel_simple_platform_shutdown(struct platform_device *pdev)
4972 {
4973         panel_simple_shutdown(&pdev->dev);
4974 }
4975
4976 static const struct dev_pm_ops panel_simple_pm_ops = {
4977         SET_RUNTIME_PM_OPS(panel_simple_suspend, panel_simple_resume, NULL)
4978         SET_SYSTEM_SLEEP_PM_OPS(pm_runtime_force_suspend,
4979                                 pm_runtime_force_resume)
4980 };
4981
4982 static struct platform_driver panel_simple_platform_driver = {
4983         .driver = {
4984                 .name = "panel-simple",
4985                 .of_match_table = platform_of_match,
4986                 .pm = &panel_simple_pm_ops,
4987         },
4988         .probe = panel_simple_platform_probe,
4989         .remove_new = panel_simple_platform_remove,
4990         .shutdown = panel_simple_platform_shutdown,
4991 };
4992
4993 struct panel_desc_dsi {
4994         struct panel_desc desc;
4995
4996         unsigned long flags;
4997         enum mipi_dsi_pixel_format format;
4998         unsigned int lanes;
4999 };
5000
5001 static const struct drm_display_mode auo_b080uan01_mode = {
5002         .clock = 154500,
5003         .hdisplay = 1200,
5004         .hsync_start = 1200 + 62,
5005         .hsync_end = 1200 + 62 + 4,
5006         .htotal = 1200 + 62 + 4 + 62,
5007         .vdisplay = 1920,
5008         .vsync_start = 1920 + 9,
5009         .vsync_end = 1920 + 9 + 2,
5010         .vtotal = 1920 + 9 + 2 + 8,
5011 };
5012
5013 static const struct panel_desc_dsi auo_b080uan01 = {
5014         .desc = {
5015                 .modes = &auo_b080uan01_mode,
5016                 .num_modes = 1,
5017                 .bpc = 8,
5018                 .size = {
5019                         .width = 108,
5020                         .height = 272,
5021                 },
5022                 .connector_type = DRM_MODE_CONNECTOR_DSI,
5023         },
5024         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
5025         .format = MIPI_DSI_FMT_RGB888,
5026         .lanes = 4,
5027 };
5028
5029 static const struct drm_display_mode boe_tv080wum_nl0_mode = {
5030         .clock = 160000,
5031         .hdisplay = 1200,
5032         .hsync_start = 1200 + 120,
5033         .hsync_end = 1200 + 120 + 20,
5034         .htotal = 1200 + 120 + 20 + 21,
5035         .vdisplay = 1920,
5036         .vsync_start = 1920 + 21,
5037         .vsync_end = 1920 + 21 + 3,
5038         .vtotal = 1920 + 21 + 3 + 18,
5039         .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC,
5040 };
5041
5042 static const struct panel_desc_dsi boe_tv080wum_nl0 = {
5043         .desc = {
5044                 .modes = &boe_tv080wum_nl0_mode,
5045                 .num_modes = 1,
5046                 .size = {
5047                         .width = 107,
5048                         .height = 172,
5049                 },
5050                 .connector_type = DRM_MODE_CONNECTOR_DSI,
5051         },
5052         .flags = MIPI_DSI_MODE_VIDEO |
5053                  MIPI_DSI_MODE_VIDEO_BURST |
5054                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE,
5055         .format = MIPI_DSI_FMT_RGB888,
5056         .lanes = 4,
5057 };
5058
5059 static const struct drm_display_mode lg_ld070wx3_sl01_mode = {
5060         .clock = 71000,
5061         .hdisplay = 800,
5062         .hsync_start = 800 + 32,
5063         .hsync_end = 800 + 32 + 1,
5064         .htotal = 800 + 32 + 1 + 57,
5065         .vdisplay = 1280,
5066         .vsync_start = 1280 + 28,
5067         .vsync_end = 1280 + 28 + 1,
5068         .vtotal = 1280 + 28 + 1 + 14,
5069 };
5070
5071 static const struct panel_desc_dsi lg_ld070wx3_sl01 = {
5072         .desc = {
5073                 .modes = &lg_ld070wx3_sl01_mode,
5074                 .num_modes = 1,
5075                 .bpc = 8,
5076                 .size = {
5077                         .width = 94,
5078                         .height = 151,
5079                 },
5080                 .connector_type = DRM_MODE_CONNECTOR_DSI,
5081         },
5082         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_CLOCK_NON_CONTINUOUS,
5083         .format = MIPI_DSI_FMT_RGB888,
5084         .lanes = 4,
5085 };
5086
5087 static const struct drm_display_mode lg_lh500wx1_sd03_mode = {
5088         .clock = 67000,
5089         .hdisplay = 720,
5090         .hsync_start = 720 + 12,
5091         .hsync_end = 720 + 12 + 4,
5092         .htotal = 720 + 12 + 4 + 112,
5093         .vdisplay = 1280,
5094         .vsync_start = 1280 + 8,
5095         .vsync_end = 1280 + 8 + 4,
5096         .vtotal = 1280 + 8 + 4 + 12,
5097 };
5098
5099 static const struct panel_desc_dsi lg_lh500wx1_sd03 = {
5100         .desc = {
5101                 .modes = &lg_lh500wx1_sd03_mode,
5102                 .num_modes = 1,
5103                 .bpc = 8,
5104                 .size = {
5105                         .width = 62,
5106                         .height = 110,
5107                 },
5108                 .connector_type = DRM_MODE_CONNECTOR_DSI,
5109         },
5110         .flags = MIPI_DSI_MODE_VIDEO,
5111         .format = MIPI_DSI_FMT_RGB888,
5112         .lanes = 4,
5113 };
5114
5115 static const struct drm_display_mode panasonic_vvx10f004b00_mode = {
5116         .clock = 157200,
5117         .hdisplay = 1920,
5118         .hsync_start = 1920 + 154,
5119         .hsync_end = 1920 + 154 + 16,
5120         .htotal = 1920 + 154 + 16 + 32,
5121         .vdisplay = 1200,
5122         .vsync_start = 1200 + 17,
5123         .vsync_end = 1200 + 17 + 2,
5124         .vtotal = 1200 + 17 + 2 + 16,
5125 };
5126
5127 static const struct panel_desc_dsi panasonic_vvx10f004b00 = {
5128         .desc = {
5129                 .modes = &panasonic_vvx10f004b00_mode,
5130                 .num_modes = 1,
5131                 .bpc = 8,
5132                 .size = {
5133                         .width = 217,
5134                         .height = 136,
5135                 },
5136                 .connector_type = DRM_MODE_CONNECTOR_DSI,
5137         },
5138         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
5139                  MIPI_DSI_CLOCK_NON_CONTINUOUS,
5140         .format = MIPI_DSI_FMT_RGB888,
5141         .lanes = 4,
5142 };
5143
5144 static const struct drm_display_mode lg_acx467akm_7_mode = {
5145         .clock = 150000,
5146         .hdisplay = 1080,
5147         .hsync_start = 1080 + 2,
5148         .hsync_end = 1080 + 2 + 2,
5149         .htotal = 1080 + 2 + 2 + 2,
5150         .vdisplay = 1920,
5151         .vsync_start = 1920 + 2,
5152         .vsync_end = 1920 + 2 + 2,
5153         .vtotal = 1920 + 2 + 2 + 2,
5154 };
5155
5156 static const struct panel_desc_dsi lg_acx467akm_7 = {
5157         .desc = {
5158                 .modes = &lg_acx467akm_7_mode,
5159                 .num_modes = 1,
5160                 .bpc = 8,
5161                 .size = {
5162                         .width = 62,
5163                         .height = 110,
5164                 },
5165                 .connector_type = DRM_MODE_CONNECTOR_DSI,
5166         },
5167         .flags = 0,
5168         .format = MIPI_DSI_FMT_RGB888,
5169         .lanes = 4,
5170 };
5171
5172 static const struct drm_display_mode osd101t2045_53ts_mode = {
5173         .clock = 154500,
5174         .hdisplay = 1920,
5175         .hsync_start = 1920 + 112,
5176         .hsync_end = 1920 + 112 + 16,
5177         .htotal = 1920 + 112 + 16 + 32,
5178         .vdisplay = 1200,
5179         .vsync_start = 1200 + 16,
5180         .vsync_end = 1200 + 16 + 2,
5181         .vtotal = 1200 + 16 + 2 + 16,
5182         .flags = DRM_MODE_FLAG_NHSYNC | DRM_MODE_FLAG_NVSYNC,
5183 };
5184
5185 static const struct panel_desc_dsi osd101t2045_53ts = {
5186         .desc = {
5187                 .modes = &osd101t2045_53ts_mode,
5188                 .num_modes = 1,
5189                 .bpc = 8,
5190                 .size = {
5191                         .width = 217,
5192                         .height = 136,
5193                 },
5194                 .connector_type = DRM_MODE_CONNECTOR_DSI,
5195         },
5196         .flags = MIPI_DSI_MODE_VIDEO | MIPI_DSI_MODE_VIDEO_BURST |
5197                  MIPI_DSI_MODE_VIDEO_SYNC_PULSE |
5198                  MIPI_DSI_MODE_NO_EOT_PACKET,
5199         .format = MIPI_DSI_FMT_RGB888,
5200         .lanes = 4,
5201 };
5202
5203 static const struct of_device_id dsi_of_match[] = {
5204         {
5205                 .compatible = "auo,b080uan01",
5206                 .data = &auo_b080uan01
5207         }, {
5208                 .compatible = "boe,tv080wum-nl0",
5209                 .data = &boe_tv080wum_nl0
5210         }, {
5211                 .compatible = "lg,ld070wx3-sl01",
5212                 .data = &lg_ld070wx3_sl01
5213         }, {
5214                 .compatible = "lg,lh500wx1-sd03",
5215                 .data = &lg_lh500wx1_sd03
5216         }, {
5217                 .compatible = "panasonic,vvx10f004b00",
5218                 .data = &panasonic_vvx10f004b00
5219         }, {
5220                 .compatible = "lg,acx467akm-7",
5221                 .data = &lg_acx467akm_7
5222         }, {
5223                 .compatible = "osddisplays,osd101t2045-53ts",
5224                 .data = &osd101t2045_53ts
5225         }, {
5226                 /* sentinel */
5227         }
5228 };
5229 MODULE_DEVICE_TABLE(of, dsi_of_match);
5230
5231 static int panel_simple_dsi_probe(struct mipi_dsi_device *dsi)
5232 {
5233         const struct panel_desc_dsi *desc;
5234         int err;
5235
5236         desc = of_device_get_match_data(&dsi->dev);
5237         if (!desc)
5238                 return -ENODEV;
5239
5240         err = panel_simple_probe(&dsi->dev, &desc->desc);
5241         if (err < 0)
5242                 return err;
5243
5244         dsi->mode_flags = desc->flags;
5245         dsi->format = desc->format;
5246         dsi->lanes = desc->lanes;
5247
5248         err = mipi_dsi_attach(dsi);
5249         if (err) {
5250                 struct panel_simple *panel = mipi_dsi_get_drvdata(dsi);
5251
5252                 drm_panel_remove(&panel->base);
5253         }
5254
5255         return err;
5256 }
5257
5258 static void panel_simple_dsi_remove(struct mipi_dsi_device *dsi)
5259 {
5260         int err;
5261
5262         err = mipi_dsi_detach(dsi);
5263         if (err < 0)
5264                 dev_err(&dsi->dev, "failed to detach from DSI host: %d\n", err);
5265
5266         panel_simple_remove(&dsi->dev);
5267 }
5268
5269 static void panel_simple_dsi_shutdown(struct mipi_dsi_device *dsi)
5270 {
5271         panel_simple_shutdown(&dsi->dev);
5272 }
5273
5274 static struct mipi_dsi_driver panel_simple_dsi_driver = {
5275         .driver = {
5276                 .name = "panel-simple-dsi",
5277                 .of_match_table = dsi_of_match,
5278                 .pm = &panel_simple_pm_ops,
5279         },
5280         .probe = panel_simple_dsi_probe,
5281         .remove = panel_simple_dsi_remove,
5282         .shutdown = panel_simple_dsi_shutdown,
5283 };
5284
5285 static int __init panel_simple_init(void)
5286 {
5287         int err;
5288
5289         err = platform_driver_register(&panel_simple_platform_driver);
5290         if (err < 0)
5291                 return err;
5292
5293         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI)) {
5294                 err = mipi_dsi_driver_register(&panel_simple_dsi_driver);
5295                 if (err < 0)
5296                         goto err_did_platform_register;
5297         }
5298
5299         return 0;
5300
5301 err_did_platform_register:
5302         platform_driver_unregister(&panel_simple_platform_driver);
5303
5304         return err;
5305 }
5306 module_init(panel_simple_init);
5307
5308 static void __exit panel_simple_exit(void)
5309 {
5310         if (IS_ENABLED(CONFIG_DRM_MIPI_DSI))
5311                 mipi_dsi_driver_unregister(&panel_simple_dsi_driver);
5312
5313         platform_driver_unregister(&panel_simple_platform_driver);
5314 }
5315 module_exit(panel_simple_exit);
5316
5317 MODULE_AUTHOR("Thierry Reding <[email protected]>");
5318 MODULE_DESCRIPTION("DRM Driver for Simple Panels");
5319 MODULE_LICENSE("GPL and additional rights");