hw/cpu/a15mpcore.c

   1 /*
   2  * Cortex-A15MPCore internal peripheral emulation.
   3  *
   4  * Copyright (c) 2012 Linaro Limited.
   5  * Written by Peter Maydell.
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License along
  18  * with this program; if not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #include "hw/sysbus.h"
  22 #include "sysemu/kvm.h"
  23 #include "hw/intc/arm_gic.h"
  24
  25 /* A15MP private memory region.  */
  26
  27 #define TYPE_A15MPCORE_PRIV "a15mpcore_priv"
  28 #define A15MPCORE_PRIV(obj) \
  29     OBJECT_CHECK(A15MPPrivState, (obj), TYPE_A15MPCORE_PRIV)
  30
  31 typedef struct A15MPPrivState {
  32     /*< private >*/
  33     SysBusDevice parent_obj;
  34     /*< public >*/
  35
  36     uint32_t num_cpu;
  37     uint32_t num_irq;
  38     MemoryRegion container;
  39
  40     GICState gic;
  41 } A15MPPrivState;
  42
  43 static void a15mp_priv_set_irq(void *opaque, int irq, int level)
  44 {
  45     A15MPPrivState *s = (A15MPPrivState *)opaque;
  46
  47     qemu_set_irq(qdev_get_gpio_in(DEVICE(&s->gic), irq), level);
  48 }
  49
  50 static void a15mp_priv_initfn(Object *obj)
  51 {
  52     SysBusDevice *sbd = SYS_BUS_DEVICE(obj);
  53     A15MPPrivState *s = A15MPCORE_PRIV(obj);
  54     DeviceState *gicdev;
  55     const char *gictype = "arm_gic";
  56
  57     if (kvm_irqchip_in_kernel()) {
  58         gictype = "kvm-arm-gic";
  59     }
  60
  61     memory_region_init(&s->container, obj, "a15mp-priv-container", 0x8000);
  62     sysbus_init_mmio(sbd, &s->container);
  63
  64     object_initialize(&s->gic, sizeof(s->gic), gictype);
  65     gicdev = DEVICE(&s->gic);
  66     qdev_set_parent_bus(gicdev, sysbus_get_default());
  67     qdev_prop_set_uint32(gicdev, "revision", 2);
  68 }
  69
  70 static void a15mp_priv_realize(DeviceState *dev, Error **errp)
  71 {
  72     SysBusDevice *sbd = SYS_BUS_DEVICE(dev);
  73     A15MPPrivState *s = A15MPCORE_PRIV(dev);
  74     DeviceState *gicdev;
  75     SysBusDevice *busdev;
  76     int i;
  77     Error *err = NULL;
  78
  79     gicdev = DEVICE(&s->gic);
  80     qdev_prop_set_uint32(gicdev, "num-cpu", s->num_cpu);
  81     qdev_prop_set_uint32(gicdev, "num-irq", s->num_irq);
  82     object_property_set_bool(OBJECT(&s->gic), true, "realized", &err);
  83     if (err != NULL) {
  84         error_propagate(errp, err);
  85         return;
  86     }
  87     busdev = SYS_BUS_DEVICE(&s->gic);
  88
  89     /* Pass through outbound IRQ lines from the GIC */
  90     sysbus_pass_irq(sbd, busdev);
  91
  92     /* Pass through inbound GPIO lines to the GIC */
  93     qdev_init_gpio_in(dev, a15mp_priv_set_irq, s->num_irq - 32);
  94
  95     /* Wire the outputs from each CPU's generic timer to the
  96      * appropriate GIC PPI inputs
  97      */
  98     for (i = 0; i < s->num_cpu; i++) {
  99         DeviceState *cpudev = DEVICE(qemu_get_cpu(i));
 100         int ppibase = s->num_irq - 32 + i * 32;
 101         /* physical timer; we wire it up to the non-secure timer's ID,
 102          * since a real A15 always has TrustZone but QEMU doesn't.
 103          */
 104         qdev_connect_gpio_out(cpudev, 0,
 105                               qdev_get_gpio_in(gicdev, ppibase + 30));
 106         /* virtual timer */
 107         qdev_connect_gpio_out(cpudev, 1,
 108                               qdev_get_gpio_in(gicdev, ppibase + 27));
 109     }
 110
 111     /* Memory map (addresses are offsets from PERIPHBASE):
 112      *  0x0000-0x0fff -- reserved
 113      *  0x1000-0x1fff -- GIC Distributor
 114      *  0x2000-0x2fff -- GIC CPU interface
 115      *  0x4000-0x4fff -- GIC virtual interface control (not modelled)
 116      *  0x5000-0x5fff -- GIC virtual interface control (not modelled)
 117      *  0x6000-0x7fff -- GIC virtual CPU interface (not modelled)
 118      */
 119     memory_region_add_subregion(&s->container, 0x1000,
 120                                 sysbus_mmio_get_region(busdev, 0));
 121     memory_region_add_subregion(&s->container, 0x2000,
 122                                 sysbus_mmio_get_region(busdev, 1));
 123 }
 124
 125 static Property a15mp_priv_properties[] = {
 126     DEFINE_PROP_UINT32("num-cpu", A15MPPrivState, num_cpu, 1),
 127     /* The Cortex-A15MP may have anything from 0 to 224 external interrupt
 128      * IRQ lines (with another 32 internal). We default to 128+32, which
 129      * is the number provided by the Cortex-A15MP test chip in the
 130      * Versatile Express A15 development board.
 131      * Other boards may differ and should set this property appropriately.
 132      */
 133     DEFINE_PROP_UINT32("num-irq", A15MPPrivState, num_irq, 160),
 134     DEFINE_PROP_END_OF_LIST(),
 135 };
 136
 137 static void a15mp_priv_class_init(ObjectClass *klass, void *data)
 138 {
 139     DeviceClass *dc = DEVICE_CLASS(klass);
 140
 141     dc->realize = a15mp_priv_realize;
 142     dc->props = a15mp_priv_properties;
 143     /* We currently have no savable state */
 144 }
 145
 146 static const TypeInfo a15mp_priv_info = {
 147     .name  = TYPE_A15MPCORE_PRIV,
 148     .parent = TYPE_SYS_BUS_DEVICE,
 149     .instance_size  = sizeof(A15MPPrivState),
 150     .instance_init = a15mp_priv_initfn,
 151     .class_init = a15mp_priv_class_init,
 152 };
 153
 154 static void a15mp_register_types(void)
 155 {
 156     type_register_static(&a15mp_priv_info);
 157 }
 158
 159 type_init(a15mp_register_types)