include/configs/socfpga_common.h

   1 /* SPDX-License-Identifier: GPL-2.0+ */
   2 /*
   3  * Copyright (C) 2012 Altera Corporation <www.altera.com>
   4  */
   5 #ifndef __CONFIG_SOCFPGA_COMMON_H__
   6 #define __CONFIG_SOCFPGA_COMMON_H__
   7
   8 #include <linux/stringify.h>
   9
  10 /*
  11  * Memory configurations
  12  */
  13 #define PHYS_SDRAM_1                    0x0
  14 #if defined(CONFIG_TARGET_SOCFPGA_GEN5)
  15 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFFF0000
  16 #define CONFIG_SYS_INIT_RAM_SIZE        SOCFPGA_PHYS_OCRAM_SIZE
  17 #elif defined(CONFIG_TARGET_SOCFPGA_ARRIA10)
  18 #define CONFIG_SYS_INIT_RAM_ADDR        0xFFE00000
  19 /* SPL memory allocation configuration, this is for FAT implementation */
  20 #define CONFIG_SYS_INIT_RAM_SIZE        (SOCFPGA_PHYS_OCRAM_SIZE - \
  21                                          CONFIG_SYS_SPL_MALLOC_SIZE)
  22 #endif
  23
  24 /*
  25  * Some boards (e.g. socfpga_sr1500) use 8 bytes at the end of the internal
  26  * SRAM as bootcounter storage. Make sure to not put the stack directly
  27  * at this address to not overwrite the bootcounter by checking, if the
  28  * bootcounter address is located in the internal SRAM.
  29  */
  30 #if ((CONFIG_SYS_BOOTCOUNT_ADDR > CONFIG_SYS_INIT_RAM_ADDR) &&  \
  31      (CONFIG_SYS_BOOTCOUNT_ADDR < (CONFIG_SYS_INIT_RAM_ADDR +   \
  32                                    CONFIG_SYS_INIT_RAM_SIZE)))
  33 #endif
  34
  35 /*
  36  * U-Boot stack setup: if SPL post-reloc uses DDR stack, use it in pre-reloc
  37  * phase of U-Boot, too. This prevents overwriting SPL data if stack/heap usage
  38  * in U-Boot pre-reloc is higher than in SPL.
  39  */
  40
  41 #define CFG_SYS_SDRAM_BASE              PHYS_SDRAM_1
  42
  43 /*
  44  * U-Boot general configurations
  45  */
  46                                                 /* Print buffer size */
  47
  48 /*
  49  * Cache
  50  */
  51 #define CONFIG_SYS_PL310_BASE           SOCFPGA_MPUL2_ADDRESS
  52
  53 /*
  54  * L4 OSC1 Timer 0
  55  */
  56 #ifndef CONFIG_TIMER
  57 #define CONFIG_SYS_TIMERBASE            SOCFPGA_OSC1TIMER0_ADDRESS
  58 #define CONFIG_SYS_TIMER_COUNTS_DOWN
  59 #define CONFIG_SYS_TIMER_COUNTER        (CONFIG_SYS_TIMERBASE + 0x4)
  60 #ifndef CONFIG_SYS_TIMER_RATE
  61 #define CONFIG_SYS_TIMER_RATE           25000000
  62 #endif
  63 #endif
  64
  65 /*
  66  * L4 Watchdog
  67  */
  68 #define CONFIG_DW_WDT_CLOCK_KHZ         25000
  69
  70 /*
  71  * NAND Support
  72  */
  73 #ifdef CONFIG_NAND_DENALI
  74 #define CFG_SYS_NAND_REGS_BASE  SOCFPGA_NANDREGS_ADDRESS
  75 #define CFG_SYS_NAND_DATA_BASE  SOCFPGA_NANDDATA_ADDRESS
  76 #endif
  77
  78 /*
  79  * USB
  80  */
  81
  82 /*
  83  * USB Gadget (DFU, UMS)
  84  */
  85 #if defined(CONFIG_CMD_DFU) || defined(CONFIG_CMD_USB_MASS_STORAGE)
  86 #define DFU_DEFAULT_POLL_TIMEOUT        300
  87
  88 /* USB IDs */
  89 #define CONFIG_G_DNL_UMS_VENDOR_NUM     0x0525
  90 #define CONFIG_G_DNL_UMS_PRODUCT_NUM    0xA4A5
  91 #endif
  92
  93 /*
  94  * U-Boot environment
  95  */
  96
  97 /* Environment for SDMMC boot */
  98
  99 /* Environment for QSPI boot */
 100
 101 /*
 102  * SPL
 103  *
 104  * SRAM Memory layout for gen 5:
 105  *
 106  * 0xFFFF_0000 ...... Start of SRAM
 107  * 0xFFFF_xxxx ...... Top of stack (grows down)
 108  * 0xFFFF_yyyy ...... Global Data
 109  * 0xFFFF_zzzz ...... Malloc area
 110  * 0xFFFF_FFFF ...... End of SRAM
 111  *
 112  * SRAM Memory layout for Arria 10:
 113  * 0xFFE0_0000 ...... Start of SRAM (bottom)
 114  * 0xFFEx_xxxx ...... Top of stack (grows down to bottom)
 115  * 0xFFEy_yyyy ...... Global Data
 116  * 0xFFEz_zzzz ...... Malloc area (grows up to top)
 117  * 0xFFE3_FFFF ...... End of SRAM (top)
 118  */
 119
 120 /* SPL QSPI boot support */
 121
 122 /* SPL NAND boot support */
 123
 124 /* Extra Environment */
 125 #ifndef CONFIG_SPL_BUILD
 126
 127 #ifdef CONFIG_CMD_DHCP
 128 #define BOOT_TARGET_DEVICES_DHCP(func) func(DHCP, dhcp, na)
 129 #else
 130 #define BOOT_TARGET_DEVICES_DHCP(func)
 131 #endif
 132
 133 #if defined(CONFIG_CMD_PXE) && defined(CONFIG_CMD_DHCP)
 134 #define BOOT_TARGET_DEVICES_PXE(func) func(PXE, pxe, na)
 135 #else
 136 #define BOOT_TARGET_DEVICES_PXE(func)
 137 #endif
 138
 139 #ifdef CONFIG_CMD_MMC
 140 #define BOOT_TARGET_DEVICES_MMC(func) func(MMC, mmc, 0)
 141 #else
 142 #define BOOT_TARGET_DEVICES_MMC(func)
 143 #endif
 144
 145 #define BOOT_TARGET_DEVICES(func) \
 146         BOOT_TARGET_DEVICES_MMC(func) \
 147         BOOT_TARGET_DEVICES_PXE(func) \
 148         BOOT_TARGET_DEVICES_DHCP(func)
 149
 150 #include <config_distro_bootcmd.h>
 151
 152 #ifndef CONFIG_EXTRA_ENV_SETTINGS
 153 #define CONFIG_EXTRA_ENV_SETTINGS \
 154         "fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
 155         "bootm_size=0xa000000\0" \
 156         "kernel_addr_r="__stringify(CONFIG_SYS_LOAD_ADDR)"\0" \
 157         "fdt_addr_r=0x02000000\0" \
 158         "scriptaddr=0x02100000\0" \
 159         "pxefile_addr_r=0x02200000\0" \
 160         "ramdisk_addr_r=0x02300000\0" \
 161         "socfpga_legacy_reset_compat=1\0" \
 162         BOOTENV
 163
 164 #endif
 165 #endif
 166
 167 #endif  /* __CONFIG_SOCFPGA_COMMON_H__ */